计算机组成原理第1章习题与答案

一、选择题

1．从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（）计算机。

A.并行

B.冯·诺依曼

C.智能

D.串行

2．冯·诺依曼机工作的基本方式的特点是（）。

A.多指令流单数据流

B.按地址访问并顺序执行指令

C.堆栈操作

D.存贮器按内容选择地址

3．在下面描述的汇编语言基本概念中，不正确的表述是（）。

A.对程序员的训练要求来说，需要硬件知识

B.汇编语言对机器的依赖性高

C.用汇编语言编写程序的难度比高级语言小

D.汇编语言编写的程序执行速度比高级语言慢

4.（2009年考研题）冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。

A.指令操作码的译码结果

B.指令和数据的寻址方式

C.指令周期的不同阶段

D.指令和数据所在的存储单元

5．（2011年考研题）下列选项中，描述浮点数操作速度指标的是（）。

A.MIPS

B.CPI

C.IPC

D.MFLOPS

6．（2012年考研题）基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其它时间忽略不计。若CPU速度提高50%，I/O速度不变，则基准程序A所耗费的时间是（）秒。

A.55

B.60

C.65

D.70

7．（2013年考研题）某计算机主频为1.2 GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

该机的MIPS数是（）。

A.100

B.200

C.400

D.600

8．（2014年考研题）程序P在机器M上的执行时间是20s，编译优化后，P 执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4秒

B.11.7秒

C.14秒

D.16.8秒

9．（2015年考研题）计算机硬件能够直接执行的是（）。

Ⅰ．机器语言程序Ⅱ．汇编语言程序Ⅲ．硬件描述语言程序

A.仅Ⅰ

B.仅ⅠⅡ

C.仅ⅠⅢ

D.ⅠⅡⅢ

二、名词解释

1．吞吐量2．响应时间3．利用率

4．处理机字长5．总线宽度6．存储器容量

7．存储器带宽8．主频/时钟周期9．CPU执行时间

10．CPI 11．MIPS 12．FLOPS

三、简答题

1．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

2．冯·诺依曼计算机体系结构的基本思想是什么？按此思想设计的计算机硬件系统应由哪些部件组成？

3．计算机系统分为哪几个层次？每层分别用软件还是硬件实现？

计算机组成原理第1章习题答案

一、选择题

1．B 2．B 3．C 4.C 5．D 6．D 7．C 8．D 9．A

二、名词解释

1．吞吐量：一台计算机在某一时间内能够处理的信息量。

2．响应时间：从输入有效到系统产生响应之间的时间度量。

3．利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。

4．处理机字长：处理机运算器中一次能够二进制数运算的位数。

5．总线宽度：CPU中运算器与存储器之间进行互连的内部总线二进制位数。

6．存储器容量：存储器中所有存储单元的总数。

7．存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用字节/秒表示。

8．主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟的频率叫CPU的主频，主频的倒数称为CPU的时钟周期。

9．CPU执行时间：CPU执行一般程序所占用的CPU时间。

10．CPI：执行一条指令所需的平均时钟周期数。

11．MIPS：平均每秒执行多少百万条定点指令数。

12．FLOPS：每秒执行浮点操作次数。

三、简答题

1．从时间上来说：取指令事件发生在指令周期的第一个CPU周期中，取数据事件发生在指令周期的后面几个CPU周期中。从空间上来说：如果取出的代码是指令那么它一定送往指令寄存器。如果取出的代码是数据，那么它一定送往运算器。

2．冯诺依曼计算机体系的思想是存储程序和程序控制，也就是将用指令序列描述的解题程序与原始数据一起存储到计算机中，计算机只要一启动，就能自动地逐条取出指令并执行，直至程序执行完毕，得到计算结果为止。

按此思想设计的计算机硬件系统包含运算器、控制器、存储器、输入设备和输出设备五个基本部件。

3．计算机系统可分为微程序设计级，一般机器级，操作系统级，汇编语言级，高级语言级五个层次，其中前两种用硬件实现，后三

计算机组成原理期末试题

第一章计算机系统概论计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。

直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU 能直接访问内存（cache 、主存）双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。习题： 1设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片；（3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：（1）若每个内存条16M ×64位，共需几个内存条？（2）每个内存条共有多少DRAM 芯片？（3）主存共需多少DRAM 芯片？CPU 如何选

计算机组成原理试题及答案

A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码只做加法既做算术运算，又做逻辑运算只读存储器光擦除可编程的只读存储器位微处理器。

电大【计算机组成原理】期末考试答案复习资料小抄

《计算机组成原理》期末复习资料一复习资料及试题汇编一数据表示运算和运算器部件 1将十进制数107128和-52化成二进制数再写出各自的原码反码补码表示符号位和数值位共8位解 107128 6BH80H 1101011B10000000B 01101011 –52 -34H –110100 原码 01101011 10110100 反码 01101011 11001011 补码 01101011 11001100 2判断下面的二元码的编码系统是有权还是无权码写出判断的推导过程十进制数二元码的编码 0 0000 1 0111 2 0110 3 0101 4 0100 5 1011 6 1010 7 1001 8 1000

9 1111 解设4位二元吗每位分别为ABCD且假定其为有权码则从4的编码0100可求得B的位权为4从8的编码1000可求得A的位权为8 从7的编码1001可求得D的位权为-1从6的编码1010可求得C的位权为-2 再用ABCD的位权分别为84-2-1来验证112359的编码值结果均正确所以该编码系统为有权码 3说明海明码纠错的实现原理为能发现并改正一位也能发现二位错校验位和数据位在位数上应满足什么关系解 1 海明码是对多个数据位使用多个校验位的一种检错纠错编码方案它是对每个校验位采用偶校验规则计算校验位的值通过把每个数据位分配到几个不同的校验位的计算中去若任何一个数据位出错必将引起相关的几个校验位的值发生变化这样也就可以通过检查这些校验位取值的不同情况不仅可以发现是否出错还可以发现是哪一位出错从而提供了纠错检错的可能 2 设数据位为k校验位为r则应满足的关系是2r-1 kr 4什么叫二-十进制编码什么叫有权码和无权码够举出有权无权码的例子解 1 二-十进制编码通常是指用4位二进制码表示一位十进制数的编码方案 2 有权码是指4位二进制码中每一位都有确定的位权4位的位权之和代表该十进制的数值例如8421码从高到低4位二进制码的位权分别为8421无权码则相反4位二进制码中每一位都没有确定的位权只能用4位的总的状态组合关系来

(完整版)计算机组成原理期末考试试题及答案

计算机组成原理试题一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-

计算机组成原理试题一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。

A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；

计算机组成原理试题及答案

二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示

的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，

电大计算机组成原理试题及答案参考

电大计算机组成原理试题及答案参考小抄组成1 一、选择题（每小题选出一个最合适的答案，每小题2分，共20分） 1、若十进制数为37.25，则相应的二进制数是（）。（A）100110.01 （B）110101.01 （C）100101.1 （D）100101.01 2、若[x]反=1.1011，则x= （A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.1011 3、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（）。（A）2-15 （B）216 （C）2-1 （D）1-2-15 4、若采用双符号位补码运算，运算结果的符号位为10，则（）。（A）产生了负溢出（下溢）（B）产生了正溢出（上溢）（C）运算结果正确，为负数（D）运算结果正确，为正数 5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（）。（A）无（B）原部分积+[X]补，右移一位（C）原部分积+[-X]补，右移一位（D）原部分积+[Y]补，右移一位 6、堆栈指针SP的内容是（）。（A）栈顶地址（B）栈底地址（C）栈顶内容（D）栈底内容 7、在寄存器间接寻址方式中，操作数是从（）。（A）主存储器中读出（B）寄存器中读出（C）磁盘中读出（D）CPU中读出 8、在微程序控制器中，一条机器指令的功能通常由（）。（A）一条微指令实现（B）一段微程序实现（C）一个指令码实现（D）一个条件码实现 9、在串行传输时，被传输的数据（）（A）在发送设备和接受设备中都是进行串行到并行的变换（B）在发送设备和接受设备中都是进行并行到串行的变换（C）发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换（D）发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 10、系统总线是指（）。（A）运算器、控制器和寄存器之间的信息传送线（B）运算器、寄存器和主存之间的信息传送线（C）运算器、寄存器和外围设备之间的信息传送线（D）CPU、主存和外围设备之间的信息传送线二、名词解释（每小题4分，共20分） 1．全相联映像 2．指令系统 3．指令周期、CPU周期 4．向量中断 5．微指令三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。 2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求 4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消

计算机组成原理期末考试

计算机组成原理试题一、选择题（ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算（ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言（ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器（ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序（ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器（ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器（c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据（ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器（ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111

计算机组成原理期末试题

1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次，所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器要将通用寄存器内容保存到主存中去。只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50

计算机组成原理练习题-答案

一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

计算机组成原理小抄西邮版

数字计算机主要组成部分： ? 1.运算器 ? 2.存储器 ? 3.控制器 ? 4.适配器与输入输出设备控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，在执行这第二条指令。每取出一条指令，控制器中的指令计数器就加1，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。指令和数据统统放在内存中，从形式上看它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序浮点加减运算的操作过程大体分为四步： (1) 0 操作数检查浮点加减运算过程比定点运算过程复杂。如果判知两个操作数ｘ或ｙ中有一个数为0，即可得知运算结果而没有必要再进行后续的一系列操作以节省运算时间。 (2) 比较阶码大小并完成对阶两浮点数进行加减，首先要看两数的阶码是否相同。若二数阶码相同表示小数点是对齐的，可以进行尾数的加减运算；若二数阶码不同表示小数点位置没有对齐，此时必须使二数阶码相同这个过程叫作对阶。在对阶时总是使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移) ，每右移一位其阶码加1，直到阶码相等 (3) 尾数求和运算对阶结束后，即可进行尾数的求和运算。不论加法运算还是减法运算，都按加法进行操作，其方法与定点加减法运算完全一样。 (4) 结果规格化在浮点加减运算时，尾数求和的结果也可以得到01.ф…ф或10.ф…ф，即两符号位不等，这在定点加减法运算中称为溢出，是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1，向左破坏了规格化。此时将运算结果右移以实现规格化表示称为向右规格化。规则是：尾数右移1位阶码加1。当尾数不是1.M时需向左规格化。 (5) 舍入处理在对阶或向右规格化时尾数要向右移位，这样被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。简单的舍入方法有两种：一种是"0舍1入"法。另一种是"恒置一"法。在IEEE754标准中，舍入处理提供四种可选方法：就近舍入其实质就是通常所说的“四舍五入”。朝0舍入即朝数轴原点方向舍入，就是简单的截尾。这种方法容易导致误差积累。朝＋∞舍入对正数来说,只要多余位不全为0则向最低有效位进1；对负数来说则是简单的截尾。朝－∞舍入处理方法正好与朝＋∞舍入情况相反。对正数来说，只要多余位不全为0则简单截尾；对负数来说，向最低有效位进1。 SRAM（静态RAM：Static RAM）

《计算机组成原理》期末考试试题及答案

武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟）（1）1、2、3、…… 32 （10分）（2）2、4、6、…… 32 （10分）解：设存储器的访问周期为T。（1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ；四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T；所以平均访问速率提高：32/9倍

（2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ；四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T；所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下：其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址；设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分）（4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分）

计算机组成原理期中测试题参考答案

计算机组成原理期中测试题参考答案公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]

五邑大学期中试卷参考答案学期： 2014 至 2015 学年度第 1 学期课程：计算机组成原理课程代号： 0800200 使用班级：130801~120802、130803 一、单项选择题 1. 计算机各组成部件的相互连接方式，从早期以运算器为中心，发展到现在的以 D 为中心。 A ．控制器 B ．运算器 C ．存储器 D ．CPU 2. 下列不同进位计数制的数中，最大的数是 B 。 A ．2 B ．8 C ．10 D ．16 3. 电子计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本原理。他就是 D 。 A ．牛顿 B ．爱因斯坦 C ．爱迪生 D ．冯·诺依曼 4. 一个含符号16位的补码机器数的表示范围是（ B ）。 A ．-215-1 ~ +215-1 B ．-215 ~ +215 -1 C ．-216-1 ~ +216-1 D ．-216 ~ +216-1 5. 采用单符号法判定补码加减运算溢出的法则是 C A ．进位是1溢出 B ．进位是0无溢出 C ．符号位与次高位进位状态相同无溢出 D ．符号位与次高位进位状态相异无溢出 6. ___D_____。 A ．未出现错误 B ．最低位出错 C ．出现奇数位错 D ．未出现错误或出现偶数位错 7. 寻址512K ×8 存储器所需最少的地址线（ C ） A ．9 B ．11 C ．19 D ．21 8. 静态RAM 的特点是____C____。 A ．工作时存储内容不变 B ．断电后存储内容不变 C ．不需刷新 D ．不需电源提供电流 9. 主存到cache 的映射不需要替换策略的是（ A ）。

计算机组成原理典型例题讲解

分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1）标明图中四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。图1 解：（1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。（2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。（3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M

2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。（1）满足已知条件的存储器，画出地址码方案。（2）画出此CPU与上述ROM芯片和RAM芯片的连接图。解：存储器地址空间分布如图1所示，分三组，每组16K×8位。由此可得存储器方案要点如下：（1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15；（2）译码使用2 ：4 译码器；（3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。（4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000

计算机组成原理小抄完美修订2栏版(知识点多,都是重点)

定点数：约定机器中的所有数据的小数点位置是固定不变的。浮点数：数的范围和精度分别表示，小数点的位置随比例因子的不同而在一定范围可以自动浮动的数。浮点数的规格化表示：为了提高数据的表示精度，使其变成这一要求的表示形式；为了使同一个浮点数的表示是唯一的。单总线结构：所有部件都连接到同一总线上，数据可以在任何两个寄存器之间或者在任一个寄存器和ALU之间传送。优点控制电路比较简单，缺点操作速度较慢。双总线结构：两个操作数同时加到ALU运算，只需一次操作控制即可得出运算结果。三总线结构：ALU两个输入端分别由两条总线供给，而ALU输出则与第三条总线相连，其特点是操作时间块。多级存储器体系结构：为了让存储器同时满足容量大、速度快、成本低。高速缓冲存储器：简称cache，是计算机系统中一个高速小容量半导体存储器，作用：为了提高计算机的处理速度。主存储器：用来存放计算机运行期间的大量程序和数据。外存储器：是大容量辅助存储器，如：磁盘、磁带、光盘存储器，其特点是存储容量大，成本低。主存的性能指标：①存储容量：一个存储器中可以容纳的存储单元总数，反映存储空间的大小； ②存取时间：存储器访问时间，指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间；③存储周期：连续启动两次读操作所需间隔的最小时间；④存储器带宽：单位时间里存储器所存取的信息量，是衡量数据传输速率的重要技术指标。 SRAM双译码方式：采用二级译码：将地址分成x 向、y向两部分，第一级进行x向和y向的独立译码，然后在存储阵列中完成第二季的交叉译码。 SRAM的优缺点：存取速度快，但存储容量不如DRAM大。D RAM的优缺点：存储容量极大，但需要定期刷新。D与S的不同：①增加了行地址锁存器和列地址锁存器；②增加了刷新计数器和相应的控制电路；③S的存储元是一个具有两个稳定状态的触发器，D的存储元是由一个MOS晶体管和电容器组成的记忆电路。动态存储器为什么需要定时刷新？ DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保证它们原来记忆的正确信息。刷新方法有：集中式和分散式刷新。 ROM：只读存储器，分为掩膜ROM和可编程ROM两类。计算机系统中使用cache存储器的目的是什么？主存与cache的地址映射有哪几种方式，优缺点？ Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术，为了提高CPU访问存储器的平均速度。 ①全相联映射方式，优：cache 空间利用率高、命中率高。缺：相联存储器的比较器电路复杂，工作速度较慢；只适用于小容量 cache。②直接映射方式，优：比较电路简单，工作速度快；适用于较大容量的 cache，缺：cache中的块冲突较多，块的替换较频繁；cache 空间利用率不高，命中率也不高。③组相联映射方式，组相联方式的优点介于全相联方式和直接方式之间，缺点也不如后二者突出，是一种比较平衡的方法。虚拟存储器：只是一个容量非常大的存储器逻辑模型，不是任何实际的物理存储器，构造虚拟内存的目的是扩大主存储器的存储空间并能自行管理和调度。虚地址/逻辑地址：用户编制程序时使用的地址，对应的存储空间称为虚存空间或逻辑地址空间。实地址/物理地址：计算机物理内存的访问地址，其对应的存储空间为物理存储空间或主存空间。再定位：程序进行虚地址到实地址转换的过程。指令：计算机执行某种操作的命令。机器指令：介于微指令与宏指令之间，每一条指令可完成一个独立的算术运算或逻辑运算操作。指令系统：一台计算机中所有机器指令的集合。系列计算机：指基本指令系统相同、基本体系结构相同的一系列计算机。 CISC:即复杂指令系统计算机，其指令系统多达几百条。RISC：精简指令系统计算机。指令格式：指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。指令字：机器指令的二进制代码序列。指令字长度：一个指令字中包含二进制代码的位数。机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。单字长指令：指令字字长度等于机器字长的指令。等字长指令结构：在一个指令系统中，各种指令字长度总是相等的。 RR型指令：访问寄存器的指令格式；SS型指令：访问内存的指令格式；RS型指令：既访问寄存器有访问内存的指令格式。寻址方式：采用地址指定方式时，形成操作数或指令地址的方式。寻址方式分为指令寻址方式（顺序和跳跃寻址方式）和数据寻址方式。一个完善的指令系统包括哪些类型的指令？数据处理、数据存储、数据传送、程序控制四大类指令，具体有数据传送类、算术运算类、逻辑运算类、程序控制类、程序运算类、输入输出类、字符串类、系统控制类指令。精简指令系统的特点：①选取使用频率最高的一些简单指令，指令条数少；②指令长度固定，指令格式种类少，寻址方式种类少；③只有取数/ 存数指令访问存储器，其余指令的操作都在寄存器之间进行。 CPU的四项基本功能：①指令控制：程序的顺序控制；②操作控制；③时间控制：对各种操作实施时间上的定时；④数据加工：对数据进行算术运算和逻辑运算处理。 CPU的基本组成部件及其功能：①控制器：由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成。功能：a从指令cache 中取出一条指令，并指出下一条指令在指令 cache中的位置；b对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；c指挥并控制CPU、数据cache和输入/输出设备之间数据流动的方向；②运算器：由算术逻辑单元（ALU）、通用寄存器、数据缓冲寄存器DR和状态条件寄存器PSW组成，是数据加工处理部件。功能：a执行所有的算术运算；b 执行所有逻辑运算，并进行逻辑测试。 CPU周期（机器周期）：内存中读取一个指令字的最短时间。时钟周期：节拍脉冲或T周期，它是处理操作的最基本单位。指令周期：取出并执行一条指令的时间。时序信号的作用和体制：计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。体制：电位-脉冲制。控制方式：同步、异步、联合控制方式。微程序控制的基本思想：仿照通常的接替程序的方法，把操作控制信号编成所谓的“微指令”存放到一个只读存储器里，当机器运行时，一条有一条的读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应的部件执行所规定的操作。微命令：控制部件通过控制线向执行部件发出的各种控制指令。微操作：执行部件接受微命令后所进行的各种操作。相容（斥）性微操作：指（不能）在同一个CPU 周期内可以并行执行的微操作。微指令：在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合。微程序：一条机器指令的功能是许多条微指令组成的序列来实现的，这个微指令序列通常叫做微程序。微指令周期：读出微指令的时间加上执行该微指令的时间。水平型微指令：一次能定义并执行多个微命令的微指令。垂直型微指令：微指令中设置微指令操作码字段采用那个微操作码编译法，由微操作码规定微指令的功能。微程序指令控制器的组成：①控制存储器：用来存放现实全部指令系统的微程序；②微指令寄存器：用来存放由控制存储器读出的一条微指令信息；③地址转移逻辑：承担自动完成修改微地址的任务。机器指令与微指令的关系：①一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行；②从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关； ③每个CPU周期对应一条微指令。总线：构成计算机系统的互联机构，多个系统功能部件之间进行数据传送的公共通路。内部总线：CPU内部连接各寄存器及运算部件之间的总线。系统总线：CPU同计算机系统的其他高速功能部件相互连接的总线。 I/O总线：中、低速I/O设备之间相互连接的总线。总线带宽：指总线本身所能达到的最高传输速率。总线仲裁：为解决多个主设备同时竞争总线控制权的问题，使用总线仲裁部件，以某种方式选择其中一个主设备做总线下一次主方。系统总线：CPU同计算机系统其他高速功能部件之间互相连接的总线。总线定时：指事件出现在总线上的时序关系。总线的特性：物理、功能、电气、时间特性。中断向量：当CPU相应中断时，由硬件直接产生一个固定的地址，有向量地址指出每个中断源设备写的中断服务入口。 DMA方式：一种在数据交换过程中完全有硬件（DMA 控制器）实现外设与内存直接交换数据的工作方式。单总线结构：容易扩展成多CPU系统；多总线结构：体现了高、中、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。整个总线分成四个部分：数据传送总线、仲裁总线、中断和同步总线、公用线。简述串行和并行传送的特点，系统总线上的信息传递采用什么方式？当信息采用串行传送时，只有一条传输线，且采用脉冲传送。用并行方式传送二进制信息时，对每个数据位都要一条传输线，系统总线上的信息传送采用并行方式。接口/适配器：实现高速CPU与低速外设之间工作速度上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制。功能：控制、缓冲、状态、转换、整理、程序中断。仲裁策略：采用优先级或公平策略。（集中式仲裁）链式查询方式特点：总线授权信号 BG串行地从一个I/O接口传送到下一个I/O接口；链式查询是通过接口的优先级排队电路来实现的。计数定时查询方式特点：可以方便地改变优先次序，但需要以增加线数为代价。独立请求方式：优点：响应时间快、对优先次序的控制相当灵活。总线一次信息传送过程分为哪几个阶段？为何要对信息传递过程制定定时协议？在同步定时协议和异步定时协议中，事件在总线上出现的时刻各是如何确定的？分为五个阶段：请求总线，总线仲裁，寻址，信息传送，状态返回。为了同步主方，从方的操作必须制订定时协议。在同步协议中出现在总线上的时刻由总线时钟信号来确定，在异步中，后一事件出现在总线上的时刻取决于前一事件的出现。外设与计算机系统总线相连接为什么需要适配器？它保证了外设能用计算机系统特征所需要的形式发送或接收信息，它使得外设与计算机系统并行协调工作。同步定时：协议中，事件出现在总线上的时刻由总线时钟信号来确定，所以总线中包含时钟信号线。特点：适用于总线长度较短、各功能模块存取时间比较接近的情况，这是因为同步方式对任何两个功能模块的通信都给予同样的时间安排。异步定时：协议中后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。优点:总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。但以增加总线复杂性和成本为代价。