第8章集成电路版图设计
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
第八章 数字集成电路基本单元及版图(续)
漏极开路输出单元
如果希望系统支持多个集成电路的正常逻辑 输出同时到总线以实现某种操作，就必须对集成 电路的输出单元进行特殊的设计以支持“线逻 辑”。同时，总线也将做适当的改变。 漏极开路输出单元结构就是其中的一种。下 图给出了两种漏极开路结构的输出单元，其中 （a）图的内部控制信号是通过反相器反相控制 NMOS管工作的方式，（b）图是同相控制的方 式。
动态存储器DRAM (Dynamic RAM)
主要指标：存储容量、存取速度。
存储容量: 用字数×位数表示，也可只用位数表 示。如，某动态存储器的容量为109位/片。 存取速度：用完成一次存取所需的时间表示。 高速存储器的存取时间仅有10ns左右。
存储单元的等效电路（1）
字线 字线
VP 位线 (a) DRAM 位线 (b) SRAM 位线
漏极开路输出单元
（a）反相器反相控制方式
（b）同相控制的方式
漏极开路结构实现的线逻辑
Vcc bi
A1
A2
目的：减少电 AN
表达式为
路结构和成本
bi A1 A 2 A N A1 A 2 A Nห้องสมุดไป่ตู้
输入、输出双向三态单元（I/O PAD）
在许多应用场合，需要某些数据端同时具有输入、输 出的功能，或者还要求单元具有高阻状态。在总线结构的 电子系统中使用的集成电路常常要求这种I/O PAD。下 图是一个输入、输出双向三态的I/O PAD单元电路。
存储单元的等效电路（2）
字线 Cut 位线 (c) 熔丝型ROM 位线 (d) EROM(EEPROM) 位线 (e) FRAM 字线 浮栅 字线
DRAM
随着高密度存储器的不断发展，存 储单元尺寸逐渐减小，这种趋势使得结 构简单的动态RAM成为首选。 DRAM单元发展过程中出现几个阶 段，这些阶段的发展使得DRAM的单元 面积越来越小。
集成电路CAD版图设计PPT课件
§1.逻辑划分
• 布图规划过程与所用的算法和求解策略有关。一个典 型的布图规划过程一般包括：Bottom up结群并产生结 群树、Top down软模块布局、调整模块形状和确定模 块的引线位置，目标是使芯片面积、总连线长度最小 和优化输出结果。
• 布规划分为物理分级构造、分级布图规划和详细布图 构造三大部分，每个部分又分成若干过程。物理分级 构造是一个Bottom up结群和估计模块面积的过程；分 级布图规划则是个Top down软模块布局、布线区面积 估计和分配、模块形状调整以及布局修正的过程；随 后在详细布图构造中完成整个布局和布线。
（2）在A中取出一个单元a2，使Con(Ai，a2)为最大，即最相关。 如果存在两个以上连接度相同的单元，则选Dis(Ai，a2)最小 的单元，即a2与其它单元有弱的连接关系。
（3）检查
S( E(
Ai Ai
) )
S max 制条件。
如满足条件则
AAi
Ai a2 Aa2
22
• 为了简化布局，将平面划分为方格 的组成方式，这些格子用占位符
P p 1 ,p 2, ,p N 的集合描述，网表对象 M m 1 ,m 2 , ,m r 映射在占位符上。每一
个 mi M 对象与一组信号 S i 相关。
23
距离树
• 为了评估布局的质量，需要能够实施评价的量化指 标。布局决定了布线的连线总长度，距离树是一个 近似的指标,是一种互连线长度的定量方式，它和互 连线的最终长度有密切关系而且容易计算。
• Ai，Aj之间的分离度（即无关连线之和）为：
D (A ii,A s j) B (A i) B (A j) C(A o i,A jn )
12
连接度和分离度的关系
集成电路版图设计
02 集成电路版图设计基础
CHAPTER
电路设计基础
01
模拟电路设计
02
运算放大器
03
比较器
04
触发器
电路设计基础
01
数字电路设计
02
组合逻辑电路
时序逻辑电路
03
04
可编程逻辑电 路
版图设计基础
版图编辑软件 ICEDrawer
版图设计基础
01
Laker
02
P甩 Pro
版图设计规则
03
版图设计基础
管的形状和尺寸等。
案例二：低功耗模拟电路版图设计
总结词
通过优化模拟电路的版图设计，实现低功耗的目的， 以满足便携式电子设备和物联网等领域的需求。
详细描述
低功耗模拟电路版图设计需要考虑模拟电路的性能和 功耗等方面，同时还需要考虑噪声和失真等方面的因 素。为了实现低功耗的设计，需要采用优化的版图设 计方法，如使用低阻抗的走线、优化晶体管的形状和 尺寸等。
3
antenna effect simulation
物理验证基础 01
P/R/O/L/C分析
热学参数分析（T）
03
02
电学参数分析（P/R/O）
电磁兼容性分析（EMC）
04
03 集成电路版图设计技术
CHAPTER
逻辑电路版图设计
逻辑电路
逻辑电路是实现逻辑运算和逻辑控制的电路，分为组合逻 辑电路和时序逻辑电路。在版图设计中，需要考虑到电路 的复杂性、功耗、速度等因素。
提高芯片的可测试性。
可制造性版图设计实践
符合制造规范
遵循制造规范和流程，确保版图设计具有良好的可制 造性。
集成电路版图设计(反向提取与正向设计)
集成电路设计综合实验报告班级：微电子学1201班姓名：学号：日期：2016年元月13日一.实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二.实验内容1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
2. 设计一个CMOS结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS结构的电路图。
（3）利用EDA工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC验证并修改版图。
三.实验原理1. 反向提取给定电路模块方法一:直接将版图整体提取（如下图）。
其缺点：过程繁杂,所提取的电路不够直观,不易很快分析出其电路原理及实现功能。
直接提取的整体电路结构图方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。
其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。
CMOS反相器模块CMOS反相器的symbolCMOS传输门模块 CMOS传输门的symbolCMOS三态门模块 CMOS三态门的symbolCMOS与非门模块 CMOS与非门的symbol各模块symbol按版图连接方式组合而成的整体电路经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:①当A=1，CP=0时，Q=D，Q—=D—；②当A=1，CP=1时，Q、Q—保持；③当A=0，Q=0，Q—=1。
2.CMOS结构的二选一选择器二选一选择器（mux2）的电路如图所示，它的逻辑功能是：①当sel=1时，选择输入A通过，Y=A；②当sel=0时，选择输入B通过，Y=B。
二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。
集成电路版图设计 ppt课件
WW
top-metal (18 mOhm/sq)
MMeetatal -l1
WW
ILD WW
WW
A-Si
PSD
PSD
PSD
NSD
NSD
VTP PAPT
NAPT
Nwell
Pwell
WW
WW
MMeetatal-l3 WW
WW WW
Poly
NSD
Trench oxide
P Substrate 6
8.2 版图几何设计规则
导电层作为下电极 绝缘层作为平板电容两电极间的介质 导电层作为上电极 电容计算公式：
Ctotal [ fF ] Carea [ fF / m2 ]* area[ m2 ] C fringe[ fF / m ]* perimeter[ m ]
电阻的可变参数：电阻宽度(width)、电阻值(R)。
19
多晶硅电阻
2.0
3.0
2.0
2.0
2.0
Poly
Metal1
Xd
Xd
1.0
1.5
Contact
图8.7 第一层多晶硅电阻俯视图
3.0
Electrode
Metal1
Contact
Xd 1.0
2.0
图8.8 第二层多晶硅电阻俯视图
20
多晶硅电阻（续）
MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为 3 lambda=0.6μm。
集成电路版图设计
《集成电路版图设计》课内实验学院：信息学院专业班级：学号：学生姓名：指导教师：模拟集成电路版图设计集成电路版图是电路系统与集成电路工艺之间的中间环节，是一个不可少的重要环节。
通过集成电路的版图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原于基于硅材料的立体结构。
因此，版图设计是一个上承的电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。
但是，集成电路版图设计是一个令设计者感到困惑的一个环节，我们常常感到版图设计似乎没有什么规矩，设计的经验性往往掩盖了设计的科学性，即使是许多多年版设计经验的人有时候也说不清楚为何要这样或者那样设计。
在此，集成电路版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。
但它更需要设计者的创造性，空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日异月新的集成电路发展密切关注和探索。
一个优秀的版图设计者对于开发超性能的集成电路是极其关键的。
在版图的设计和学习中，我们一直会面临匹配技术降低寄生参数技术熟悉电路作用（功能，频率）电流密度的计算（大电流和小电流的电流路径以及电流流向）等这些基本，它们也是最重要的问题。
版图的设计，从半导体制造工艺，到最后的后模拟过程都是非常关键的，里面所涉及的规则有1500——2000条，一些基本问题的解决方法和设计的调理化都将在下面提及。
模拟集成电路版图设计流程：阅读研究报告理解电路原理图了解电路的作用熟悉电流路径晶大小知道匹配器件明白电路中寄生，匹配，噪声的产生及解决方案对版图模块进行平面布局对整个版图进行平面布局熟练运用cadence软件进行版图绘制Esd的保护设计进行drc与lvs检查整理整个过程中的信息时刻做记录注意在设计过程中的交流集成电路制造工艺双极工艺：Cmos（p阱）工艺：版图设计经验总结：1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.2 Cell名称不能以数字开头.否则无法做DRACULA检查.3 布局前考虑好出PIN的方向和位置4 布局前分析电路，完成同一功能的MOS管画在一起5 对两层金属走向预先订好。
第8章三极管版图
偏置电路及静态工作点
偏置电路
为了使三极管正常工作在放大状态，需要为其设置合适的偏置电路。偏置电路的 主要作用是为三极管的基极提供稳定的直流电压，使其工作在合适的静态工作点 。
静态工作点
静态工作点是指三极管在没有输入信号时的工作状态。在这个状态下，三极管的 基极电流、发射极电流和集电极电流都保持在一个稳定的值。静态工作点的设置 对于三极管的放大性能和稳定性至关重要。
防静电措施
在版图设计中考虑防静电措施，如增加接地引脚、设置静电放电通 路等，以避免静电对三极管的损害。
05
三极管版图仿真与验证
仿真工具介绍及使用方法
仿真工具介绍
目前常用的三极管版图仿真工具有 Cadence、Synopsys和Mentor等公 司的EDA软件，这些软件提供了全面 的电路设计和仿真功能，支持多种工 艺库和器件模型。
电流放大原理
电流放大倍数（β值）
三极管具有电流放大功能，即当基极电流发生变化时，集电极电流会按照一定比例放大。这个比例被 称为三极管的电流放大倍数，用β值表示。
电流放大原理
当基极电流增大时，发射极向基极提供的电子流也相应增大，导致集电极电流增大。由于集电极面积 较大，可以收集更多的电子，因此集电极电流的变化幅度大于基极电流的变化幅度，实现了电流的放 大。
传感器接口电路设计案例
传感器信号放大
信号调理电路
利用三极管构成的放大电路，对传感器输 出的微弱信号进行放大。
采用三极管构成信号调理电路，对放大后 的传感器信号进行进一步的处理和转换。
输出驱动电路
电源与接地处理
利用三极管作为输出驱动电路，将处理后 的传感器信号转换为适合后续电路处理的 信号形式。
在传感器接口电路中，同样需要注意电源 和接地的布局，以降低电源噪声对传感器 信号的影响。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
X
Via1
Via2
Poly
4. 设计规则举例
图 多晶硅层相关设计规则的图形关系
7.3 图元
按理说，根据上节给出的设计规则，我们就可以设计版图
了。事实上，仅根据这些规则就来设计版图，还是难以入 手的，因为电路所涉及的每一种元件都是由一套掩模决定 的几何形状和一系列物理、化学和机械处理过程的一个有 机组合。这些有机组合是工艺线开发的结果。对版图设计 者来讲，工艺能够制造的有源和无源元件的版图应该作为 工艺元件库事先从工艺厂家得到。必要时，设计者需要自 己建立相应的元件库。
7.1 工艺流程定义
以台湾半导体制造公司(TSMC)的 0.35μm CMOS工艺为例,我们给出从工艺 文件出发到设计出版图的途径。TSMC的 0.35μm CMOS工艺是MOSIS 1998年以来 提供服务的深亚微米工艺，东南大学射频 与光电集成电路研究所已利用这一工艺 多 次 成 功 流 片 。以下简要介绍利用该工艺的 技术文件进行芯片设计的流程。
集成电路设计
主讲教师 曾凡太 zftforcanada@
2008.3.20
山东大学信息学院
第7章 版图设计
7.1 工艺流程定义
7.2 版图几何设计规则
7.3 图元
7.4 电学设计规则
7.5 布线规则
7.6 版图设计
7.7 版图检查
7.8 版图数据提交
第7章 版图设计
版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化
表7.2 MOSIS 为TSMC 0.35mCMOS工艺定义的全部工艺层 表16.2 MOSIS为TSMC0.35m CMOS工艺定义的全部工艺层
层名 Contact N_well Active P_plus_select N_plus_select Poly Electrode Metal1 Via Metal2 Via2 Metal3 Glass 层号 (GDSII) 25 42 43 44 45 46 56 49 50 51 61 62 52 对应的CIF 名称 CCC CWN CAA CSP CSN CPG CEL CMF CVA CMS CVS CMT COG 说明 接触孔 N阱 有源层 P型扩散 N型扩散 多晶硅 第二层多晶硅 第一层金属 连接第一与第二层金属的接触孔 第二层金属 连接第二与第三层金属的接触孔 第三层金属 钝化玻璃
有源层电阻
由N+扩散、P+扩散分别与有源区形成N+有源层 电阻和P+有源层电阻，如图8.9和8.10。
4.0 1.5 1.0 2.0 4.0 Contact Active 2.0 N_plus_select
Xd
Xd
2.0
Metal1
图7.9 N+有源层电阻俯视图
4.0 N_well 4.0 1.5 4.0 4.0 2.0 P_plus_select 1.0 Active Contact Xd Xd
TSMC的0.35μm沟道尺寸和对应的电源电压、电 路布局图中金属布线层及其性能参数见表7.1。
表16.1 沟道长(μ m) 金属布 多晶硅 电 源 线层数 布线层 电 压 数 0.35 3 2 (V) 3.3 W/L NMO S 0.6/0.40 3.6/0.40 0.54 0.58 -0.77 -0.76 PMOS 阀值电压 （V） 31 级 环 行 振荡器频 率(MHz) 196.17
阱区电阻
N_well 2 12 1 Active Metal1 Xd 18 Xd Contact
N_plus_select
图7.11 N阱电阻俯视图 为了引出N阱电阻的两个电极，在N阱中进行N+扩散， 该扩散区与有源层形成N型有源区，有源区再通过接触孔和 金属连接形成欧姆接触，金属构成了电阻的两个电极。
2.
最小间距(minSep)
间距指各几何图形外边界之间的距离，如图8.2所示：
图 间的最小间隔
P_l\plus_select/ N_plus_select
Electrode
Contact
N_well
Metal1
Metal2
N_well Active Poly P_plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3
IMD -1
W W
ILD
W W
NSD
W W
NSD
W W
Poly
NSD
VTP PAPT Nwell
Trench oxide
NAPT Pwell
P Substrate
7.2
版图几何设计规则
集成电路的制造必然受到工艺技术水平的限制，
受到器件物理参数的制约，为了保证器件正确 工作和提高芯片的成品率，要求设计者在版图 设计时遵循一定的设计规则，这些设计规则直 接由流片厂家提供。设计规则（design rule） 是版图设计和工艺之间的接口。
W W IMD -5
W W
substrate noise MIM capacitor(1fF/um^2) Thick-top-metal for inductor 6 Metal 1 Poly Polycide resistor(7.5 Ohm/sq) High N/P implant resistor(59 Ohm/sq, 133 Ohm/sq) M1-M5 (78 mOhm/sq) Thick-top-metal (18 mOhm/sq)
Metal-5 Metal_5 W W Metal4 Metal 4 IMD -3 WW Metal-3 Metal -3 W W -2 Metal-2 Metal W W Metal-1 Metal -1 W W
A-Si
PSD PSD PSD
IMD -4
W W
W W
IMD -2 W W
W W
W W
设计规则主要包括各层的最小宽度、层与层之
间的最小间距等。
1. 最小宽度(minWidth)
最小宽度指封闭几何图形的内边之间的距离如图8.1所示：
图 宽度定义
在利用DRC(设计规则检查)对版图进行几何规则检 查时，对于宽度低于规则中指定的最小宽度的几何图形， 计算机将给出错误提示。
TSMC_0.35μm CMOS工艺中各版图层的线条最小宽度
成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定 义等有关器件的所有物理信息。集成电路制造厂家根据这些信息 来制造掩膜。版图的设计有特定的规则，这些规则是集成电路制 造厂家根据自己的工艺特点而制定的。因此不同的工艺，就有不 同的设计规则。设计者只有得到了厂家提供的规则以后，才能开 始设计。版图在设计的过程中要进行定期的检查，避免错误的积 累而导致难以修改。很多集成电路的设计软件都有设计版图的功 能，CadenceDesign System就是其中最突出的一种。Cadence 提供称之为Virtuoso的版图设计软件帮助设计者在图形方式下绘 制版图。
Y
X
(a)
(b)
图7.3 交叠的定义
表7.5 TSMC_0.35μm CMOS工艺版图各层图形之间最小交叠
表 16.5 TSMC_0.35μ m CMOS 工艺版图各层图形之间最小交迭
P_l\plus_sele ct/N_plus_sel ect Contact Electrode
N_well
Metal1
0.18 0.18 um umprocess processStructure Structure
Feature size L=0.18um VDD 1.8V/2.5V Deep NWELL to reduce
Metal-6 Metal -6 W W
Passivation PESiN HDP oxide
18 6 3 1 3 3 2 2 2 3 3 2 2 2 3 4 2 2 3 2 15 15 15 15 3 3 3
Metal3
Active
Via1
Via2
Poly
最 小 宽 度 (minSep) 单位： lambda=0.2μ m
3. 最小交叠(minOverlap)
交迭有两种形式： a) 一几何图形内边界到另一图形的内边界长度 (overlap) ，如图 8.3(a) b) 一几何图形外边界到另一图形的内边界长度 (extension) ，如 图8.3(b)
Metal2
Y
N_well Active Poly P_plus_select/ N_plus_select Contact Metal1 Via1 Metal2 Electrode Via2 Metal3 Glass
6
2 2 1.5 1.5 1 1 1 1 2 2 1 1 6
Metal3
Active
2.
电阻(Resistor)
设计者在Cadence环境下CMOS工艺可用的电阻 有多晶硅电阻、有源层电阻和阱区电阻。 三种电阻的计算公式均为：
l 2* X d 2 R * Rsh * Rcon w w n
其中，Rsh为方块电阻值，l 和w 分别是体电阻的 长与宽，Rcon是单个接触区形成的电阻值，n是接触孔 数。 电阻的可变参数：电阻宽度(width)、电阻值(R)。
以下给出的是东南大学射频与光电集成电路研究所根据
MOSIS提供的TSMC 0.35m CMOS工艺文件设计的几种 关键元件，它们的有效性已经通过两次工艺流程得到证明 。图中几何尺寸的单位都是lambda，对于0.35μm工艺， λ=0.2μm。
1.
NMOS和PMOS
Poly 2 1 1.5 3 1.5 N_plus_select
最小宽度(minWidth) 单位：lambda=0.2μ m 12 2 2 3 2*2(固定尺寸) 3 2*2(固定尺寸) 3 3 2*2(固定尺寸) 5