基于动态频率的芯片面积功耗优化设计
集成电路设计中的功耗优化研究
集成电路设计中的功耗优化研究随着集成电路技术的持续发展，数字集成电路的应用越来越广泛。
但随着芯片集成度和运算速度的提高，功耗却成为一个越来越大的挑战。
功耗问题威胁着集成电路的可靠性和效率，因此，功耗优化已经成为了集成电路设计的一个重要议题。
一、功耗的影响因素功耗问题的存在，主要是由于以下几个方面的因素：1. 某些电气元件的损耗：例如早期的集成电路，使用的是大功率晶体管，其中的零负载暂态损耗很大；其中，存在的导通损耗也会较为显著，这使得晶体管的功耗很高。
2. 瞬态损耗：当信号在摇摆过程中发生变化时，摇摆过程本身会导致电路中出现功耗。
这种功耗称为瞬态功耗，也是功耗优化需要考虑的一个方面。
3. 静态功耗：晶体管的静态功耗，也即是静止状态下晶体管所消耗的功率，是设计时需要考虑的另一个因素。
4. 设计结构的增加：随着设计结构的增加以及半导体制程向更加精细的方向发展，电路中元器件和晶体管数量的增加，电路的集成度也会随之提高，这使得现代芯片中功耗问题愈发显著。
二、功率优化的研究方法对于集成电路的功耗问题，研究人员们提出了很多方法来解决。
其中，常用的方法可以分为以下几类：1. 降低供电电压：随着制造技术的提高，供电电压也逐渐降低，这使得引起的漏电产生的功率也同样降低。
2. 减小电路状态数量：这意味着一些不必要的状态可以在电路中被排除，而这些状态在运行时会导致大的功率损失。
最常见的例子是将数字集成电路转换为流水线结构，这可以减少电路中的状态数量。
3. 功率管理技术：这些技术包括供电管理，虚拟电源技术以及DVFS技术等。
其中，DVFS技术是可以动态地调整电压和频率以达到功率优化的目标。
三、功耗优化的策略在实际的集成电路设计中，提高芯片功率的效率已经成为了重要的研究方向。
为了实现这一目标，设计师们现在提出了一些具体的功耗优化策略，如下所述：1. 早期功耗优化：这是在电路设计的早期就要考虑功耗优化方案的策略。
初始设计时，应该将功耗优化的考虑放在首要位置。
基于ASIC的功耗评估与优化设计
功耗两部分构成，通常动态功耗占芯片整体功耗的绝大
部分[2]。
（1）动态功耗，是电路在工作时所消耗的能量。
对于CMOS电路，动态功耗又分为开关功耗和短路功
耗
，
即
PDynamic=
Pswitch+P
。 [3]
internal
开
关
功
耗
也称为翻转
功耗（Switching Power），由电路翻转时对负载电
容充放电引起，即 Pswitch
=
1 2
VD2 D∙CloadFra bibliotek∙ Tr
。
短路功耗也叫内部功耗（Internal Power），在输入
翻转时PMOS和NMOS同时导通的瞬间电流形成，即
Pinternal=VDD·Tr·Qx[4]。
（2）静态功耗，是在电路没有翻转只供电的情形
下，晶体管中漏电流造成的功耗，所以也叫漏电功耗
（Leakage Power），公式为Pleakage=VDD·Ileakage。静态
0 引言
随着便携式导向的消费类电子产品的需求不断增 大，便携式电子设备的低功耗需求、基于可靠性与性能 影响的考虑、芯片设计及制造的成本影响等，都体现了 低功耗设计的需求和必要性。因而对功耗要求也越来越 高，低功耗设计已逐渐成为衡量电子产品是否成功的重 要指标，使得芯片设计者也越来越重视对功耗的优化设 计。近来工艺技术的快速提高，面积、速率、温度等性 能要求不断提升，这些改变对芯片的功耗优化设计有着 很重要的影响。尤其对于追求低功耗、微型化、高可靠 性等目标的ASIC芯片来说，更是面临着不小的挑战。
要获取每个节点的开关行为情况。
仿真分析法更方便精确，其关键是获
功耗的来源有几种方式，很大比例是由源极和漏极之间
基于动态频率补偿的LDO电路设计
基于动态频率补偿的LDO电路设计牛刚刚;李威;刘文韬;翟亚红【摘要】文中提出了一种基于动态频率补偿技术的LDO电路.通过添加电压缓冲器,提高了LDO的环路增益和瞬态响应特性.该电路通过电流镜采样调整管电流,使主极点频率与第三极点频率随负载电流的改变而产生相同倍数的变化,克服了LDO 零极点随负载变化而导致环路稳定性变差的问题.文中设计采用中电二十四所HC12.BJT工艺,利用Spectre仿真工具进行仿真,研究了不同负载电流下该LDO的频率特性及其稳定性问题.仿真结果表明,该电路在10 μA～100 mA负载电流的变化范围内,LDO环路的相位裕度保持在50°～70°之间,证明提出的LDO调整器具有良好的稳定性.【期刊名称】《电子科技》【年(卷),期】2019(032)002【总页数】5页(P61-65)【关键词】动态频率补偿;电流镜;零极点;频率特性;相位裕度;稳定性【作者】牛刚刚;李威;刘文韬;翟亚红【作者单位】电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054;电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054;中国电子科技集团第二十四研究所,重庆400060;电子科技大学电子薄膜与集成器件国家重点实验室,四川成都610054【正文语种】中文【中图分类】TN431在低功耗便携式电子设备高速发展的今天，越来越多的高科技电子产品在我们的日常生活中发挥了重要作用。
电子产品正常工作离不开性能优良的电源管理芯片。
在降压变换器中，LDO(Low Dropout Regulator)因其低纹波、低噪声、低静态电流、结构简单等特点得到了越来越广泛的应用。
相对而言，开关电源虽然具有效率高的优点，但其输出电压纹波大，且需要外接电感，因此在便携式电子产品领域的应用中受到了很大的限制[1]。
LDO需要负反馈环路以保证输入电压在一定范围内变化时仍然能产生恒定的输出电压。
cortex-r5面积功耗
cortex-r5面积功耗Cortex-R5是一种面积功耗优化的处理器，广泛应用于嵌入式系统中。
本文将从面积和功耗两个方面来介绍Cortex-R5处理器的特点和优势。
我们来看Cortex-R5处理器的面积优化特点。
面积是指芯片上所占用的物理空间，对于嵌入式系统来说，面积的大小直接影响着系统的成本和功耗。
Cortex-R5采用了先进的工艺和架构设计，使得其在相同性能水平下，面积较小。
这主要得益于Cortex-R5采用了精简指令集架构(RISC)的设计理念，减少了指令集的复杂度，从而减小了处理器的面积。
Cortex-R5处理器在功耗优化方面也有很多特点。
功耗是指芯片在工作过程中所消耗的能量，对于嵌入式系统来说，功耗的大小直接影响着系统的电池寿命和散热问题。
Cortex-R5采用了先进的低功耗技术，如动态电压频率调整(DVFS)、功耗管理单元(PMU)等，能够根据系统的负载情况动态调整处理器的工作频率和电压，从而降低功耗。
此外，Cortex-R5还采用了先进的流水线设计和指令级并行技术，提高了指令的执行效率，进一步减小了功耗。
除了面积和功耗的优化，Cortex-R5还具备其他一些特点，使其在嵌入式系统中得到广泛应用。
首先，Cortex-R5具有较高的性能。
它采用了双核对称多处理(SMP)架构，每个核心都具备独立的指令和数据缓存，能够同时处理多个任务，提高系统的响应速度。
其次，Cortex-R5支持硬实时系统，具备快速中断响应和低延迟的特点，能够满足实时性要求较高的应用场景。
此外，Cortex-R5还支持高度可配置和可扩展的设计，可以根据不同的应用需求进行灵活的定制。
在实际应用中，Cortex-R5广泛应用于汽车电子、工业控制、无线通信等领域。
以汽车电子为例，Cortex-R5处理器具备高度可靠性和安全性，能够满足汽车电子系统对实时性和可靠性的要求。
同时，Cortex-R5的面积和功耗优化特点，也能够适应汽车电子系统对小型、低功耗的需求。
芯片设计中的功耗分析与优化方法
芯片设计中的功耗分析与优化方法芯片设计在现代科技领域扮演着重要的角色，而功耗问题一直是芯片设计中需要重点关注的一个方面。
本文将探讨芯片设计中的功耗分析与优化方法，以提供设计师们更好地解决功耗问题的思路与指导。
一、功耗分析的重要性芯片的功耗直接关系到设备的能耗、发热和电池寿命等重要指标。
因此，对芯片的功耗进行准确分析和评估，对于提高产品的性能和可靠性至关重要。
1. 电源功耗分析电源功耗是芯片整体功耗的主要来源之一，对其进行深入分析可以帮助设计师定位功耗高峰，并采取相应的优化措施。
分析电源功耗可以从芯片整体功耗和不同工作模式的功耗等多个角度出发。
2. 功能模块功耗分析一个芯片通常由多个功能模块组成，不同模块的功耗贡献度也是不同的。
通过对各个功能模块的功耗进行分析，可以找到功耗较大的模块并进行优化，以降低整体功耗。
3. 时序功耗分析芯片在不同的工作状态下的时序对功耗的影响也是不可忽视的，合理管理芯片的时序可以减少功耗。
通过时序功耗分析，可以找到功耗差异较大的时序路径，采取优化措施以减少功耗。
二、功耗分析方法有效的功耗分析方法可以帮助设计师全面了解和定位芯片功耗的问题，为后续的优化工作提供依据。
以下是常用的功耗分析方法：1. 仿真分析法通过建立芯片的电路模型，并结合工作载荷，使用电路仿真软件进行功耗仿真分析。
这种方法能够全面动态地模拟芯片的功耗情况，但需要设计师具备一定的电路仿真能力和经验。
2. 特性分析法利用芯片的特性参数和工作状态，计算出芯片在不同工作条件下的功耗。
这种方法相对简单，适用于功耗模型相对简单的情况，但需要准确的特性参数和工作状态信息。
3. 记录实测法通过实际测试芯片在不同工作模式下的功耗，记录并分析实际数据。
这种方法直观且可靠，但需要仔细设置测试环境和准确记录数据。
三、功耗优化方法在分析了芯片的功耗问题之后，设计师需要采取相应的优化方法以减少功耗，提高产品性能。
以下是一些常见的功耗优化方法：1. 电源优化采用低功耗的电源管理电路，引入功率管理技术，如功率开关、降压开关电源等，减少芯片的静态和动态功耗。
CMOS集成电路设计中的功耗优化与性能改进
CMOS集成电路设计中的功耗优化与性能改进CMOS（互补金属氧化物半导体）集成电路设计中的功耗优化和性能改进是一个重要的研究领域。
随着电子设备的不断发展和应用场景的不断扩大，对功耗和性能的要求也越来越高。
本文将从几个方面探讨CMOS集成电路设计中的功耗优化和性能改进的方法和技术。
首先，功耗优化是CMOS集成电路设计中的一个重要目标。
功耗优化的主要目的是降低电路的功耗，以延长电池寿命、减少散热和降低电源成本。
功耗优化的方法包括电源管理、低功耗电路设计和时钟管理等。
电源管理主要通过设计电源管理单元（PMU）来管理电源供应和功耗控制。
低功耗电路设计采用了一系列技术，如体积逻辑、低功耗时钟、低功耗存储器和低功耗处理器等。
时钟管理是通过优化时钟频率和时钟分配来降低功耗。
这些方法和技术可以有效地降低功耗，提高电路的能效。
其次，性能改进是CMOS集成电路设计中的另一个关键目标。
性能改进的主要目的是提高电路的工作速度和数据处理能力。
性能改进的方法包括时钟频率提升、电路结构优化和算法优化等。
时钟频率提升是通过提高时钟频率来提高电路的工作速度。
电路结构优化主要通过优化电路结构和布局来提高电路的性能。
算法优化主要通过优化算法和数据处理流程来提高电路的数据处理能力。
这些方法和技术可以有效地提高电路的性能，实现更高的数据处理速度和更强的计算能力。
此外，CMOS集成电路设计中还有一些其他的方法和技术可以用于功耗优化和性能改进。
例如，功耗优化可以通过采用动态电压频率调整（DVFS）技术来实现。
DVFS技术可以根据电路的工作负载和性能需求来动态调整电压和频率，以实现功耗和性能的最佳平衡。
性能改进可以通过采用多核处理器和并行计算技术来实现。
多核处理器可以将任务分配到多个处理核心上并行处理，以提高数据处理能力和计算速度。
此外，还有一些新的技术和方法正在被研究和应用于CMOS 集成电路设计中的功耗优化和性能改进。
例如，近年来兴起的深度学习和人工智能技术可以通过优化算法和数据处理流程来提高电路的性能。
基于强化学习的多核芯片动态功耗管理框架
基于强化学习的多核芯片动态功耗管理框架
卓成;曾旭东;陈宇飞;孙凇昱;罗国杰;贺青;尹勋钊
【期刊名称】《电子与信息学报》
【年(卷),期】2023(45)1
【摘要】多核芯片可以为移动智能终端提供强大算力,但功耗和温度问题始终制约着其性能表现。
针对这个问题,该文提出了一种基于强化学习的多核芯片动态功耗管理框架。
首先,建立了一个基于GEM5的多核芯片动态电压频率调节仿真系统。
然后,采用了一种考虑CMOS芯片物理特性的功耗模型构建方法以实现在线实时功耗监测。
最后,设计了一种面向多核芯片的梯度式奖励方法,并使用深度Q神经网络(Deep Q Network, DQN)算法对多核芯片的功耗管理策略进行学习。
仿真结果表明,相比于常规的Ondemand,MaxBIPS方案,该文所提出的框架分别实现了2.12%, 4.03%的多核芯片计算性能提升。
【总页数】9页(P24-32)
【作者】卓成;曾旭东;陈宇飞;孙凇昱;罗国杰;贺青;尹勋钊
【作者单位】浙江大学工程师学院;浙江大学信息与电子工程学院;北京大学信息科学技术学院;杭州行芯科技有限公司;浙江省协同感知与自主无人系统重点实验室【正文语种】中文
【中图分类】TN402;TP315
【相关文献】
1.基于多核平台的多线程动态优化框架
2.基于动态频率的芯片面积功耗优化设计
3.基于多核异构的低功耗语音AIoT芯片GX8008/GX8010
4.基于局部动态自重构的微系统芯片低功耗设计研究
5.漢詩的形式分析與格律簡述
因版权原因，仅展示原文概要，查看原文内容请购买。
集成电路设计中的功耗优化策略
集成电路设计中的功耗优化策略在集成电路设计中，功耗优化是一个至关重要的策略。
随着电子产品的普及和需求不断增长，对功耗的要求也越来越高。
因此，在设计集成电路时，需要考虑如何尽可能地降低功耗，以提高电路的效率和性能。
首先，要进行功耗优化的设计，需要从电路设计的各个方面入手。
首先是在逻辑电路设计中，可以通过采用低功耗逻辑门、减少布线长度、避免短路电流等方式来降低功耗。
另外，在时钟设计中，可以采用时钟门控技术，即根据需要打开或关闭时钟信号，以减少功耗。
此外，还可以通过参数优化和电路结构优化来降低功耗，例如选择合适的工作电压和工作频率，以及采用动态调整电压和频率的技术。
其次，在物理布局和布线设计中也可以采取一些措施来降低功耗。
例如，通过合理地布局电路结构和减少布线长度，可以降低功耗。
此外，还可以采用多层金属线布线和差分信号传输技术来减少功耗，并提高抗干扰能力。
另外，在功率管理和优化方面也可以采取一些策略来降低功耗。
例如，可以采用动态电压调整（DVS）和动态频率调整（DFS）技术，在需要时调整电压和频率，以降低功耗。
同时，还可以采用睡眠模式和休眠模式来减少功耗，当电路不工作时自动进入低功耗模式。
最后，在测试和验证阶段也需要注意功耗优化的问题。
在设计验证时，可以采用功耗分析工具进行功耗仿真，及时发现和解决功耗问题。
同时，在产品测试阶段，也需要测试功耗性能，确保产品符合功耗要求。
总的来说，功耗优化是集成电路设计中非常重要的一环，通过在逻辑设计、物理设计、功率管理和测试验证等方面综合考虑，可以有效地降低功耗，提高电路的性能和效率。
在未来的集成电路设计中，功耗优化将会是一个持续重要的研究和发展方向。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Microelectronic Technology基于动态频率的芯片面积功耗优化设计！詹瑞典4,2,杨家昌4,2(1.佛山芯珠微电子有限公司，广东佛山528225 ;2.广东工业大学自动化学院，广东广州510006)摘要：芯片面积和功耗与工作频率紧密相关，在保持原有项目设计的条件下，利用门电路在不同频率下的开关工作原理，提出一种动态频率闭环设计方法，从系统级综合优化芯片的面积和功耗。
通过筛选满足条件的多组测试集，建立频率与面积、频率与功耗的数学模型，综合考虑面积和功耗并计算出最优的频率。
通过对一款已流片的芯片进行仿真验证，该方法同原有设计方法相比可以减少芯片面积约0.59：%降低功耗约9.01：。
关键词：动态频率&优化&闭环&系统级中图分类号：T N4 文献标识码：A D0I ：10.16157/j.is s n.0258-7998.181522中文引用格式：詹瑞典，杨家昌.基于动态频率的芯片面积功耗优化设计[J].电子技术应用，2019,45(1):35-38.英文弓I用格式：Zhan R u id ia n，Yang Jia ch a n g.A re a and pow er con sum ptio n o p tim iza tio n based on dyn am ic fre q u e n c y,】].A p p lic a tio n o f E le c tro n ic T e c h n iq u e，2019，45(1) ：35-38.Area and power consumption optimization based on dynamic frequencyZ h a n R u id ia n12，Y a n g J ia c h a n g1 2(1.C hipeye M icro e le ctro n ics Foshan L t d.，Foshan 528225，C hina；2.S chool o f A u to m a tio n，G uangdong U n iv e rs ity o f T e c h n o lo g y，Guangzhou 510006，C h in a)A b s tra c t：A re a and pow er con sum ptio n o f an inte grated c irc u it c h ip is strongly re la ted to its op erating fre q u e n c y.U sing the sw itchin g p rin c ip le o f the gate-le v e l c irc u it u n d e r d iffe re n t fre que ncies and kee ping the o rig in a l d e s ig n,a system le v e l c h ip area and pow er con sum ptio n o p tim iza tio n m ethod based on d yn a m ic fre que ncy a d ju stm en t is proposed in th is p a p e r.F ir s tly,the re la tio n sh ip s o f area v s.fre q u e n cy and pow er con sum ptio n v s.fre q u e n cy are established by choosing the m u ltip le test sets w h ic h satisfy the res tric tin g co n s tra in ts.S e co n d ly,the m a them atical m odels o f area v s.fre que ncy and pow er con sum ptio n v s.fre q u e n cy are d e riv e d. T h e n,the o p tim a l op erating fre q u e n cy is ob tained by re solving the m o d e ls.W ith a tape out d e s ig n,the proposed m ethod achieved about 0.59: area sh rin k and about 9.01：re d u ctio n in pow er c o n su m p tio n.K e y w o rd s：d yn a m ic fre que ncy；o p tim iza tio n；closed- loop；system le ve l〇引言随着消费类电子产品、网络产品等市场的快速发展，低成本、高速、低功耗和多功能的嵌入式系统的需求给集成电路设计行业带来了更大的挑战，实现更多复杂功能的单芯片集成度越来越高，同时单芯片功耗、成本 也随之增长。
目前，芯片的面积和功耗问题制约着芯片性能进一步提高，面积优化、低功耗设计在现代芯片设计中越发重要，频率、功耗、面积（P P A)指标已经是集成电路设计的重要指标之一[1]，通常在流片之前设计人员借助E D A工具对芯片的面积和功耗做一次精确的估算，芯片的面积及功耗是评估是否满足设计要求的重要参数之一。
集成电路设计按照设计抽象层次可分为系统算法级、寄存器传输级、逻辑电路级和晶体管级。
在超深亚微*基金项目：广东省科技计划项目（2017B010124003)米工艺下的集成电路设计中，针对面积优化和低功耗设计，从晶体管级到系统算法级各层次都有相关方面的研究，抽象层次越高其优化效果越明显。
文献[2]详细讲述数字集成电路在系统级、寄存器级、晶体管级等各个层次目前主流的低功耗设计方法。
其中，系统算法级主要采取的是软硬件协同设计、功耗管理等方法降低系统级功耗。
寄存器传输级主要采用编码技巧、门控时钟等技术来减低信号跳变的次数。
逻辑电路级和晶体管级主要是从逻辑表达式设计、先进的制造工艺等方法实现低功耗设计。
目前减少芯片面积主要采用新的工艺、逻辑电路设计等方法来达到目标，文献[3]从进位选择器逻辑电路设计缩小芯片面积。
本文基于一款成功流片的SoC 芯片项目，从系统级优化面积和低功耗设计。
1功耗、面积问题分析芯片的功耗主要有静态功耗和动态功耗[3]，计算门级S o C功耗的估算为式（1):其中：_!L e a k a*p T o ta l+ !S w itc h in g+ !In te rr!C e llL e a k a*e(")!cells(")2!S w itc h in g= #??"(C lo a d W x T R6"))2 V n ets(")![n te m a l&V o utp u ts(2)?(%)，A v g(T ra n s)]x T R(%)⑴(2)⑶(J)静态功耗（C e ll Le a ka g e P o w e r)主要是由C M O S电路 结构导致的漏电流功耗和旁置电路功耗。
漏电流功耗可以从工艺库中查找对应的功耗，项目一旦完成设计，静 态功耗'K a k a g e T o ta l基本就能计算出来。
相对于动态功耗，静 态功耗对集成电路设计影响不大[5]，可以忽略不计，一 般低功耗设计基本都是针对动态功耗。
动态功耗主要由短路电流（C e ll In te rn a l P o w e r&和开 关电容（N e t S w itc h in g P o w e r&组成。
是单兀门器件输出端"负载电容充放电的功耗，T R(")为线"的信号跳变率，即单位时间内信号由低电平到高电平、由高电平到低电平的跳变次数；$…?(")为门器件输出端"的线载电容。
!nenal是由单元门器件电容充放电、P晶体管和N晶 体管在关闭和打开过程中短路形成的功耗。
T R(%)表示 器件输出端的信号跳变率。
从式(3)和式(4)可以看出，动 态功耗与信号的跳变、电容有直接关系，而工作频率直接影响信号的跳变以及电容的充放电，可见，工作频率与！S w itc h in g、flntonal是强相关关系。
芯片的面积由组合逻辑面积（C o m b in a tio n a l A r e a)、缓冲器和反相器面积（B u f/I n v A r e a)、非组合逻辑面积(N o n c o m b in a tio n a l A re a)等面积组成。
在超深亚微米工艺条件下，逻辑组合电路利用半导体开关元件导通、截止 的工作特性实现逻辑运算。
利用门电路在不同频率下的开关工作原理，调节时钟信号减少面积，如优化逻辑通路不同的时间延迟，合理规划不同触发器件的不同延迟，从而实现面积优化[6]。
面积的大小关系到芯片的成本，功耗的高低关系到芯片的性能。
在符合功能设计要求情况下，面积越小，成本越低，功耗越低，性能越稳定。
衡量面积与功耗是一种常见的手段，本文针对已经完成设计的项目，保持其性能不变，重点研究如何通过动态频率进一步综合优化面积和降低功耗。
2动态频率闭环设计对于系统级芯片设计中，根据系统设计的具体功能要求，一般就基本确认芯片的工艺、运行工作频率等参数要求范围；其次根据项目设计需求设计约束条件，基于约束条件在E D A工具进行仿真验证；最后通过精确的功耗和面积估算完成设计，设计流程如图1所示。
其中，工程师只对设计值作出规定的响应，没有通过多次仿真结果动态调节工作频率，大多都是靠工程师的经验来设计，通过经验值给定大概工作频率，按照图1的设计流程通过E D A工具再一次进行精确的仿真并实现设计。
图1所示的设计流程图可以认为是开环设计。
该设计优点是工作流程简单，但最优频率选择精度不高，自动纠偏的能力较弱，对于经验不足的工程师，存在偏高功耗和面积的风险。
由式（1)可知，各节点的信号跳变率决定着芯片功耗，信号的跳变率由时钟源决定，根据上述分析芯片面积与工作频率直接相关。
本文不更改原有的项目设计，在原有开环设计流程（图1)中，建立反馈和训练通道，动态频率为调节参数，实现动态频率闭环设计(如图2所示）。
动态频率闭环设计通过多组工作频率下对应的功耗和面积数据进行反馈和训练，建立工作频率、功耗、面积的数学模型，综合考虑面积、功耗两个重要指标，计算出最优的工作频率实现优化面积和降低功耗设计。