集成电路的功耗优化和低功耗设计技术

集成电路的功耗优化和低功耗设计技术

摘要：现阶段各行业的发展离不开对能源的消耗，随着目前节能技术要求的不

断提升，降低功耗成为行业发展的重要工作之一。本文围绕集成电路的功耗优化

以及低功耗设计技术展开分析，针对现阶段常见的低功耗设计方式以及技术进行

探究，为集成电路功耗优化提供理论指导。

关键词：集成电路；功耗优化；低功耗

目前现代节能技术要求不断提升，针对设备的功耗控制成为当前发展的主要问题之一。

针对数字系统的功耗而言，决定了系统的使用性能能否得到提升。一般情况下，数字电路设

计方面，功耗的降低一直都是优先考虑的问题，并且通过对整个结构进行分段处理，同时进

行优化，最后总结出较为科学的设计方案，采用多种方式降低功耗，能够很大程度上提升设

备的使用性能。下面围绕数字电路的功耗优化以及低功耗设计展开分析。

一、设计与优化技术

集成电路的功耗优化和低功耗设计是相对系统的内容，一定要在设计的每个环节当中使

用科学且合理的技术手段，权衡并且综合考虑多方面的设计策略，才能够有效降低功耗并且

确保集成电路系统性能。因为集成电路系统的规模相对较大且具有一定的特殊性，想要完全

依靠人工或者手动的方式来达到这些目的并不现实且缺少可行性，一定要开发与之对应的电

路综合技术。

1 工艺级功耗优化

将工艺级功耗应用到设计当中，通常情况下采取以下两种方式进行功耗的降低：

首先，根据比例调整技术。进行低功耗设计过程中，为了能够实现功耗的有效降低会利

用工艺技术进行改善。在设计过程中，使用较为先进的工艺技术，能够让设备的电压消耗有

效缩减。现阶段电子技术水平不断提升，系统的集成度也随之提高，目前采用的零件的规格

也逐渐缩小，零件的电容也实现了良好的控制，进而能够很大程度上降低功耗。借助比例技术，除了能够将可见晶体管的比例进行调整，而且也能够缩小互连线的比例[1]。目前在晶体

管的比例缩小方面，能够依靠缩小零件的部分重要参数，进而在保持性能不被影响的情况下，通过较小的沟道长度，确保其他的参数不受影响的栅压缩方式，进而将零件的体积进行缩减，同时也缩短了延长的用时，使功耗能够有效降低。针对互连线缩小的方式主要将互连线的整

个结构进行调整，工作人员在进行尺寸缩减的过程中，会面临多方面的难题，比如系统噪音

无法控制，或者降低了电路使用的可靠性等等。

其次，采用封装技术进行降低。采用封装技术，能够让芯片与外部环境进行有效的隔离，进而避免了外部环境给电气设备造成一定的破坏与影响，在封装阶段，芯片的功耗会受到较

大的影响，因此需要使用更加有效的封装手段，才能够提升芯片的散热性，进而有效降低功

耗[2]。在多芯片的情况下，因为芯片与其他芯片之间的接口位置会产生大量的功耗，因此针

对多芯片采取封装技术，首先降低I/0接口的所有功能，接着解决电路延迟的问题，才能够

实现对集成电路的优化。

2 电路功耗优化

一般情况下，对电路级的功耗会选择动态的逻辑设计。在集成电路当中，往往会包含多

种电路逻辑结构，比如动态、静态等等，逻辑结构从本质上而言具有一定的差异性，这种差

异性也使得逻辑结构有着不同作用的功能。动态逻辑结构有着较为典型的特性[3]。静态的逻

辑结构当中所有的输入都会对接单独的MOS，因此逻辑结构功耗更大，动态的逻辑结构当中

电路通常具备N、M两个沟道，动态电路会利用时钟信号采取有效的控制，进而能够实现预

充电模式，同时能够转换为求值模式，在动态的逻辑控制当中，采用的晶体管数量较少，并

且在控制的反应上也较为灵敏[4]。

3 版图级低功耗优化

将版图级低功耗优化应用到优化设计当中，一定要在同一时间内将互连线以及零件采取

优化处理。针对零件的优化通常是按照集成电路技术的发展而延伸出来的。零件的规格越小

相对的功耗就会越小[5]。互连线的作用在于将所有期间都进行连接，采取怎样的措施能够消

除互连线造成的影响是重点内容。针对以往的集成电路而言，使用晶体管并不能够对开关的

效率进行有效的控制，导线在横截面上无法缩减，并且阻抗相对较弱，功耗也无法降低。但

是现阶段技术水平不断提升，晶体管能够有效控制开关的功能，但是相对应横截面逐渐变大，这种情况下导线的RC延迟会上升，就会导致逻辑门发生延迟的情况。针对这种情况需要在

信号布线的过程中，采用横截面较大并且距离较远的顶层金属进行布线，能够有效避免延迟

的情况，并且节约能耗[6]。

4 门级低功耗优

门级低功耗优化的过程中，实现技术的重点在于路径平衡、单元映射、时序把控、公因

子提取等相关技术，以此来实现优化设计，其中单元映射以及公因子提取是重中之重。

针对单元映射而言，采用这种技术对集成电路进行优化设计的过程中，是通过门级网表

以及逻辑单元进行整体的布线，进而能够达到理想标准[7]。在具体操作过程中中,选择以图模式匹配为基础的映射单元算法，能够很大程度上有效降低集成电路的功耗。一般情况下，映

射单元一旦使用手动输入,与电路实现门级综合的状态下，能够依靠具备低功耗的单元库实现

功耗的有效降低；另外也能够依靠使用负载更小的漏记单元，控制内部活动性相对活跃的节点，进而能够实现降低整体功耗。

针对公因子提取技术而言，从总体上看，公因子提取是大多数情况下选择的一种方式。

使用公因子提取方法能够更大程度上使电路的逻辑网络得到优化，同时有效避免电路翻转情

况出现，对于集成电路的稳定性也有很大帮助，另外还能够实现降低功耗的目的。在集成电

路的能耗优化设计过程中，即使所使用的逻辑结构存在差异，但是同样能够实现相同的逻辑

功能,不过针对具有差异的逻辑结构来而言，高翻转率的信号距离输出端越近，那么涉及到的

零件就相对越少,信号在负载方面就更小，能耗损失方面也就越小，并且能够让集成电路的稳

定性随之提升。如传统的函数F:F = ab+bc+ac+ bd +cd。一旦其中的a、b信号翻转高，那么就

能够提取公因子,进而能够实现让信号a、b与输出端的距离更近，最大程度上减少涉及到的

零件,简化之后的函数为:F =a(b+c)+ b(c+d)+ ed，最后通过不同的逻辑关系，实现信号的通过[8]。

5 系统功耗优化

针对系统级功耗优化设计，能够采用的技术方式主要为以下几种：首先，将软件以及硬

件采取科学合理的划分。针对集成电路系统的能耗优化而言，软件以及硬件出于更加概念性

的角度出发，将系统实现优化升级，进而能够将集成电路不同的逻辑功能实现有效的集合。

系统功耗优化的过程中，能够借助对系统任务的描述、软件以及硬件的联合协同和仿真等手段，进而能够实现综合设计选择功耗的方案。其次，对能耗的把控与管理。在具体的设计过

程当中，其主要技术手段是通过只针对整个集成电路的运行状态以及方式进行总体设计，关

闭集成电路中的不处于工作状态的功能，有效避免了集成电路整体的消耗情况,进而实现有效

控制功耗的目的[9]。在这种技术手段的支持下，能够把整个集成电路分为动态和静态采取不

同的管理方式，对于动态主要是依靠集成电路的调度系统,以此来控制非工作状态下或者没有

进行操作的功能调节至休眠的状态,在休眠状态结束之后,才能够让功能恢复。对于静态功耗

管理，就是将整个集成电路系统的工作状态进行把控，并对集成电路系统的待机模式功耗进

行管理。再有就是优化指令。优化指令的主要技术手段是通过选择适当的指令或指令长度等，能够针对指令速度进行识别，以此来避免信号的反复翻转,能够更大程度上降低功耗[10]。