减小PCB微带线间串扰方法分析
PCB设计中防止串扰的方法有哪些
PCB设计中防止串扰的方法有哪些串扰（CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。
克服串扰的主要措施有：加大平行布线的间距，遵循3W规则。
在平行线间插入接地的隔离线。
减小布线层与地平面的距离。
3W规则为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。
如要达到98%的电场不互相干扰，可使用10W的间距。
在实际PCB设计中，3W规则并不能完全满足避免串扰的要求。
按实践经验，如果没有屏蔽地线的话，印制信号线之间大于lcm 以上的距离才能很好地防止串扰，因此在PCB线路布线时，就需要在噪声源信号（如时钟走线）与非噪声源信号线之间，及受EFTlB、ESD 等干扰的“脏“线与需要保护的“干净”线之间，不但要强制使用3W 规则，而且还要进行屏蔽地线包地处理，以防止串扰的发生。
此外，为避免PCB中出现串扰，也应该从PCB设计和布局方面来考虑，例如：1.根据功能分类逻辑器件系列，保持总线结构被严格控制。
2.最小化元器件之间的物理距离。
3.高速信号线及元器件（如晶振）要远离I/()互连接口及其他易受数据干扰及耦合影响的区域。
4.对高速线提供正确的终端。
5.避免长距离互相平行的走线布线，提供走线间足够的间隔以最小化电感耦合。
6.相临层（微带或带状线）上的布线要互相垂直，以防止层间的电容耦合。
7.降低信号到地平面的距离间隔。
9.尽可能地增大信号线间的距离，这可以有效地减少容性串扰。
10.降低引线电感，避免电路使用具有非常高阻抗的负载和非常低阻抗的负载，尽量使模拟电路负载阻抗稳定在loQ～lokQ之间。
因为高阻抗的负载将增加容性串扰，在使用非常高阻抗负载的时候，由于工作电压较高，导致容性串扰增大，而在使用非常低阻抗负载的时候，由于工作电流很大，感性串扰将增加。
11.将高速周期信号布置在PCB酌内层。
PCB板噪声原理和抑制.doc
电路板噪声原理和噪声抑制一：概述噪声昨天猫猫思考了很久功放噪声的问题，所谓地线就是在信号线间并行存在的额外的一根线，其特点就是与信号线的距离很近，这样就能收集到信号线脉冲时候所产生的电磁感应电势，从而在地线电路中形成电势差，也就是地线噪声，收集的意义就是能避免相邻信号线之间相互感应和干扰，提高各自信号线的信号纯度，提高功能模块的稳定性，而地线收集到的噪声必须妥善处理才能消除对信号线的影响。
在模拟电路中的地线设计与数字电路中的地线设计，理论上要分开走，这样可以用不同标准的耦合电容去除，数字电路中的地线是DGND，模拟电路中的地线是AGND，而打磨三诺音箱中的功放部分，是典型的对模拟放大电路的打磨，因此功放中提到的地线就是AGND。
AGND 就是 analog groundDGND 就是 digital ground所谓干扰，必然是发生在不同的单元电路、部件或系统之间，而地线干扰是指通过公用地线的方式产生的信号干扰。
注意这里所提到的信号，通常是指交流信号或者跳变信号。
二：地线干扰的形式有人把它归结成两类：地线环路干扰、公共阻抗干扰，我认为应该还要加上地线环路的电磁偶合干扰A1、A2是级联的两个放大电路。
由于PCB设计的客观原因，各个电路单元在不同的板面位置，它们之间的连线必然有一定的长度，这就形成了导线（铜铂）电阻。
导线的直流电阻虽然很小，大多数情况都可以忽略，但是对于交流信号来说，其感抗成分就不可以忽略不记，尤其是频率比较高的时候更是如此。
地线同样是导线，因此同样存在阻抗，因此上图中的地线J、K、L、M、N，就不可以简单的看成是等电位连线了，应该把它们各自看成一个电抗元件。
有了这个基本概念，就很容易理解三种地线干扰了。
2.1、地环路干扰如图所示，由于地线阻抗的存在，当电流流过地线时，就会在地线上产生电压。
当电流较大时，这个电压可以很大。
例如附近有大功率用电器启动时，会在地线在中流过很强的电流。
比如上图中的“B单元电路”的地线电流，流经地线K、L、（M、J、N），到达接地零点。
如何应对PCB设计中的电磁干扰问题
如何应对PCB设计中的电磁干扰问题在PCB设计中，电磁干扰是一个常见而令人头痛的问题。
它可能导致电路性能的下降、系统崩溃甚至设备损坏。
因此，正确地应对电磁干扰问题至关重要。
本文将探讨几种应对PCB设计中电磁干扰问题的方法和策略。
一、电磁干扰的原因及影响电磁干扰来源于各种电子设备，包括干扰源和受干扰的电路。
产生电磁干扰的原因很多，比如电路中的高频信号、不正确的接地、信号线之间的互相干扰等。
这些干扰会导致电路中的信号失真、噪音增加、系统性能下降等问题。
二、合理布局电路板合理布局电路板是应对电磁干扰问题的重要策略之一。
首先，应尽量缩短信号线的长度，减少信号线之间的耦合。
其次，将高频信号线和低频信号线分开布局，避免相互干扰。
此外，可以采用屏蔽罩来隔离信号线和其他电路元件，减少干扰的传播。
三、地线的设计和布局地线的设计和布局对于降低电磁干扰也非常重要。
首先，要保证地线的连续性，避免地线断裂。
其次，在布局地线时，尽量采用星型连接方式，将各个地线连接到一个共接地点。
这样可以减少接地电流的路径，降低电磁干扰的产生。
同时，应尽量将数字和模拟地线分开布局，以减少它们之间的相互干扰。
四、减少信号线的串扰信号线之间的串扰是电磁干扰的主要来源之一。
为了减少串扰，可以采用以下方法。
首先，选择适当的信号线间距，尽量将它们分开。
其次，可以采用屏蔽罩、地平面等方法进行屏蔽。
另外，还可以使用差分信号线，通过差分信号的抵消作用来减少串扰的影响。
在布局和布线时，注意布线对称和平衡，可以进一步减少串扰。
五、选择合适的滤波器和抑制器在PCB设计中，可以采用滤波器和抑制器来抑制电磁干扰。
滤波器可以用于滤除高频噪声和信号，可以选择合适的滤波器根据具体的需求。
抑制器可以用于抑制电磁辐射和干扰源的信号，采用合适的抑制器可以有效地降低电磁干扰的影响。
六、合理选择敷铜与引入GI设计在PCB设计中，合理选择敷铜和引入地电网隔离设计是有效应对电磁干扰的方法之一。
高速电路PCB中串扰的仿真分析与抑制对策
高速电路PCB中串扰的仿真分析与抑制对策作者：周劲松来源：《电子世界》2012年第22期【摘要】针对串扰在高速电路印刷电路板（PCB）设计中造成严重的信号完整性问题，介绍一种可尽早发现串扰引起的问题的方法。
首先利用信号完整性仿真软件HyperLynx，建立两条攻击线夹一条受害线的三线平行耦合串扰仿真模型；然后通过仿真分析传输线平行耦合长度、平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰噪声的影响；最后综合这些影响因素，并根据PCB设计顺序，给出抑制串扰的详细措施。
实践表明，这些措施对高速PCB的设计，具有实用、可靠和提高设计效率的意义。
【关键词】串扰；高速PCB；信号完整性1.引言随着半导体技术的飞速发展，集成电路（IC）的集成规模越来越大，体积越来越小，速率越来越高。
在高速电路印刷电路板（Printed Circuit Board，PCB）中，由于IC芯片时钟频率的不断提高，开关时间迅速缩减，通用处理器的主频已经达到GHz级，开关时间已由微秒级下降到皮秒级，导致高速PCB上的互连线成为具有传输延迟和特征阻抗参数的传输线。
随着电路的噪声容限和时序容限不断减小，高速信号在互连线上传输时将发生反射、延迟、过冲、振铃、地弹、串扰等问题，从而影响到波形质量的完整性和信号时序的完整性，即产生信号完整性问题[1]。
其中，相邻传输线之间的互感和互容引起的串扰耦合噪声对电路性能的影响尤为严重，串扰是导致高速电路PCB中产生信号完整性问题的主要噪声之一，过大的串扰会引起电路的不稳定或时序混乱，甚至导致系统无法正常工作[2]。
为了缩短高速PCB的设计周期，及早发现串扰引起的问题，利用信号完整性仿真软件，对高速电路PCB中三条并行耦合互连线进行了串扰仿真，分析了传输线平行耦合长度、传输线平行耦合间距、传输线类型、信号层与地平面层之间的介质厚度等因素对串扰的影响，根据PCB设计顺序，给出了高速电路PCB设计中抑制串扰的详细措施。
PCB传输线间串扰抑制方法分析
传输线间单位 长度互电 感, Cii ( i = 1, 2, 3) 为单 位长 度上的
自电容, Cm1 Cm2 Cm 3 分别为传输线间单位长度互电容。
将式 (1) 去耦可得二阶微分方程:
52 5z2
V^
(
z)
=
( jX ) 2LC V^ ( z )
( 6a)
52 5z2
I^
(
z)
=
( jX ) 2LC
2 原理
多层 PCB 上的传 输线 可以 用微 带线 和 带状 线建 模 [2] , 本文仅针对普 通的微带线 模型进 行分析。 将 PCB上 两条平 行传 输线放 置在介质 板同一 面, 如图 1 所示, 其中一 条线一 端接有信号源 , 源内阻为 Zs, 另 一端接 有负载, 阻抗 为 Zl, 称 为发射线; 另一条线 两端接负 载, 阻抗分别 为 RNE 和 RNE, 称 为受扰线, 两条传输线有公共接地平 面。传输线 线宽为 w, 线 间距为 s, 长度为 L, 基板相对介电常数为 Er, 基板厚度为 h。
收稿日期: 2009 - 06- 12
杂, 理论分析比较困难。本文利用网络 级联的方法 来分析加 有保护带的传 输线。该 方法将 加保 护带传 输线 等效 为一系 列端口子网络 级联, 各子网络由传输线 部分和接地 柱部分组 成, 传输线部分用传 输线理 论近 似, 金属接 地柱 用阻 抗模型 近似, 求得各子网络 传输矩 阵, 通过 传输矩 阵将 各子 网络级 联得到传输线 终端响应。通过对结果分析发 现, 加 入保护带 能有效的抑制线间串扰 。同时, 保护带参数 ( 接地柱间 距、半 径 )变化对传输线间串扰有明显影响。
根据传输线理 论, PCB 传输 线满 足下 面两 个条 件时, 传 输线上的电压电流可 用多导体传输线方程表示:
PCB抗干扰设计
PCB抗干扰设计PCB（Printed Circuit Board）抗干扰设计是指在电子产品的PCB设计过程中，采取一系列措施来减少和抵御各种外部干扰因素对电路的影响和干扰。
随着电子产品的不断发展和普及，电子设备之间的干扰问题也变得越来越严重。
因此，采取有效的抗干扰设计对于保证电子产品的正常运行和可靠性至关重要。
1.接地设计：在PCB设计中，接地是一个非常重要的因素，能够有效地抵御和减少各种干扰。
良好的接地设计可以有效地降低信号线之间的串扰和互相干扰。
在PCB设计中，应该合理规划接地路径，将接地线路保持尽量短且直接。
同时，通过增加接地区域的面积来减少电磁干扰。
2.电源过滤：电源过滤电路可以在供电系统上降低不同频率的电磁噪声。
使用陶瓷电容器和电源滤波器可以有效地减少电源线上的电磁干扰。
通过在电源输入端添加滤波器来滤除高频噪声和尖峰噪声，以保证电路正常运行。
3.信号线隔离和屏蔽：在PCB设计中，信号线的隔离和屏蔽是非常重要的一步。
信号线之间的互相干扰会导致信号失真和产生噪声。
为了降低信号线之间的干扰，可以采用不同层的PCB布线，并根据信号的特性进行合理的布线规划，避免信号线交叉和并行。
此外，通过在信号线旁添加地层和屏蔽层，可以进一步减少信号线的干扰。
4.环境屏蔽：在一些特殊环境下，如高温、高湿度、强磁场等，电子设备容易受到外部环境的干扰。
为了保证电路的正常运行，可以在PCB设计中增加外部屏蔽层来防止干扰。
此外，在PCB设计中还可以选择合适的材料，如有机基板和金属外壳，来提高设备的抗干扰能力。
5.地线和功率线的分离：在PCB设计中，地线和功率线的分离是非常重要的。
通过对地线和功率线进行分离，可以减少互相的干扰，提高整体的抗干扰性能。
此外，还可以采用不同层次的布线，将地线和功率线分别布置在不同的层次上，以减少干扰。
6.编码和解码技术：在一些特殊的通信应用中，编码和解码技术可以有效地提高通信系统的抗干扰能力。
减小PCB微带线间串扰方法分析
维普资讯
…ቤተ መጻሕፍቲ ባይዱ
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
・ ・
ＣＡＤ ＆ ＣＡＭ… … …
到广 泛 的应用 。
带 线 问 串扰 所 采 用 结 构 的俯 视 图和 侧 视 图 。 假 设这 ４条 微 带 以 及 接地 平 面 为零 厚度 完 纯 导 体 ，介 质 基 底 各 向 同 性 且 无 损 耗 。通 过 分 析 １ ２ ３ ４端 、 、 、 口的 Ｓ 数 来确 定其 串扰 干 扰量 ， 其 中 Ｓ ． 参 为近 端 串 扰 ，Ｓ 为 远 端 串扰 。
１ Ｆ ＤＴＤ 方 法 分 析
ＦＴ Ｄ Ｄ法 由Ｙ ｅ １ ６ 年首次提 出，它直接从 ｅ在 ９６
Ｍａｗｅ 旋度 方程 出发 ，在一 定体积 内和 时 间上 对连 ｘ ｌ ｌ 续 电磁场 的数据 取样 。 由于 Ｐ ＭＬ的发 展 以及 Ｆ Ｔ Ｄ Ｄ 扩 展 到 能对 集总 参数 电路元 件进 行模 拟［１，使其 得 ３４ １ １
Ａｂ ｔａ ｔ Ｔｏｒ ｄ ｅａ ｄｃ ｎ ｒ ｌ ｈ ｒ ｓｔ ｌ ｅｗｅ ｎｃ ｕ ｌｄ ｍｉｒ ｔｉ ｎ ｓ ｇ ａｄｔａ ｅ ｒ ｓ ｒｅ ｏ ｓｒｃ ｅ ｕｃ ｎ ｏ ｔｏ ｅｃｏ ｓａｋ ｂ ｔ ｅ ｏ ｐ ｅ ｃ ｏｒｐｌ ｅ ｔ ｉ ｕ ｒ ｃ ｓｗｅ ｅｉ ｅｔｄ ｉ ｔ ｒ ｎ ｎｗ
维普资讯
减 小 Ｐ 带 线 间 串扰 方 法分 析 Ｂ微 Ｃ
方 志 坚 姜 育峰 王 力
７０７ １ ０ １） （ 西安 电子科 技 大学机 电 工程 学 院 ， 陕西 西 安
如何解决电路中的信号串扰问题
如何解决电路中的信号串扰问题信号串扰问题是电路设计和应用中常见的一个难题，它会导致信号失真、降低系统性能甚至引起系统崩溃。
为了解决信号串扰问题，我们需要从以下几个方面入手：第一，合理布置电路板和线路。
在电路设计中，将不同频率、功率的电路分隔开，避免彼此之间的干扰。
可以采用地线隔离、电路板分层、差动传输等方法，减小信号相互影响。
第二，使用屏蔽器件和屏蔽技术。
对敏感信号线路、高频线路采用屏蔽措施，如使用屏蔽电缆、屏蔽接头、金属屏蔽罩等，有效地减少外界信号对电路的干扰。
同时，在设计电路板时，合理设置屏蔽层和屏蔽孔，确保信号的完整传输。
第三，增加终端或节点的过滤电路。
通过在信号源和接收器之间增加适当的滤波电路，可以滤除高频噪声、共模噪声和串扰信号，提高系统的抗干扰能力。
第四，选用合适的元件和材料。
电路中使用的元件和材料的质量和特性会直接影响信号传输的质量。
选用低噪声、低串扰的元件，以及具有良好屏蔽性能的材料，能够有效地减少信号串扰问题。
第五，合理地引入电源和地线。
电路的电源和地线的设计同样重要，要避免共模噪声的产生和传播。
可以采用分离式电源、多层星形接地等方法，降低电源和地线对信号的影响。
第六，进行精确的电磁兼容性（EMC）测试。
在电路设计完成后，进行EMC测试是非常必要的，可以通过测试了解电路在实际应用中的抗干扰性能。
根据测试结果，对电路进行进一步优化和改进，以提高电路的抗干扰能力和可靠性。
综上所述，在解决电路中的信号串扰问题时，我们需要从电路布局、屏蔽技术、滤波电路、元件选择、电源和地线设计以及EMC测试等方面综合考虑。
只有在各个环节都采取有效的措施，才能最大程度地减少信号串扰问题，保证电路的正常运行和稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
带 线 长 度 ： １＝１ ０ｍｍ； 底 厚 度 ： ０ 基
的 影 响 均 不 明 显 ，因 此 在 一 定 情
ｈ １ ６ ｍ； 质 的 相 对 介 电 常 数 ： ， ＝ ．ｍ 介 ￡
＝４． ４。 空 间 和 时 间 步 长 选 取 如 下 ：
△ ｘ＝ △ ｙ＝ △ ｚ＝ ０． ２ｍｍ ，△ ｔ △ ｘ／ ＝
Ｃｅ ｒ Ｉ ｌ ａｔ ｏｎ ＆ ＥＭ Ｃ ｔｆ ｃ ｌ
增 大 孔 直 径 有 利 于 减 小 串 扰 ， 直 径 越 大 线 间 串 扰 越 小 。 孔 因 此 ， 条 件 允 许 的 情 况 下 可 以 在 增 大 孔直 径 来降 低线 间串扰 。
况 下 可 以 增 大 孔 间 距 从 而 减 小 结 构 的 复 杂 度 。 但 是 孔 间 距 并 不 能
任 意 加 大 ， ４给 出 了 在 孔 间 距 为 图
何 ， 因 子 Ｏｆｔ（ ） 可 以 由 公 式 Ａ／ ￣０ 均
０３ （ ／ｐ ） １＝１，… ， ． ｎ ｎ ｍ１ ３ ， ＂ １ ｎＰｍｌ计 算 得 到 ， 其 中 ｎ ｍｌ表 示 Ｐ 的 层 ｐ ＭＬ
见 图 ２。
ｇ＜
（ ３）
其 中 ， 表 示 攻 击 线 上 信 号 蛐
的 最 高 工 作 频 率 ， 表 示 基 底 的 ￡ 有 效 介 电 常 数
３ 数值 结 果 ．
在 上 述 模 型 中 ， 着 孔 直 径 随
（ ｄ） 、 孔 间 距 （ ｇ） 、 防 护 带 与 强
维普资讯
维普资讯
●● ●●・ ． … ．…
认 证 与 电 磁 兼 容 卷
Ｃ ｅ ｒ Ｉ Ｉ ａ ｔ ０ｎ ＆ Ｅ Ｍ Ｃ ｔｆ Ｃ １
表 明 ， （ ）式 中 不 管 ＰＭＬ区 域 ２ 与 计 算 区 域 的 交 界 面 的 取 向 如
２． 加入 防 护 线后 的耦 合 微 带线 模 ３
３ １ 保 护 线 高 度对 串扰 的影 晌 ．
图 ２给 出 了 在 固 定 参 数 ｄ， ｇ ｓ１ 变 化 保 护 线 的 高 度 ｈ 近 ， 时 对
端 和 远 端 串 扰 的 影 响 ．从 图 中 可
谐 振 频 率 电 磁 波 在 基 底 中 的 半 波
Ｃ
Ｔ ●
以 看 出 增 加 线 的 高 度 有 利 于 降 低 线 间 串 扰 ．然 而 在 实 际 Ｐ ｃＢ设 计 中 ， 为 了 增 加 布 线 空 间 需 要 减 小 保 护 线 的 高 度 ， 因 此 必 须 在 综 合 考 虑 线 间 串 扰 抑 制 以 及 布 线 空 间 的 情 况 下 来 决 定 保 护 线 的高 度 ，
串扰 。
长 。 然 而 谐 振 频 率 不 只 是 由 孔 间
距 来 确 定 的 ， 与 攻 击 线 间 的距 孔
离 对 谐 振 频 率 也 有 影 响 。 因 此 为
了 避 免 在 工 作 频 率 范 围 内 谐 振 的 发 ， 最 大 孔 间 距 应 该 满 足 下 面 的
公式 ：
而 又 维 持 三 条 线 （ 护 线 和 两 条 防 微 带 线 ）中 两 两 之 间 的 中 心 距 不
１ ０． ３８（ ）： ９ ９９ ４ ３ ６— ４ ４． ０
［］ Ｌ Ｌ ｄ ， ａ ｄ ． ．ｏ ｔ ｃｈ ． ２ Ｄ． ． ａ ｄ ｎ Ｇ Ｉ Ｃ ｓ ａ ｅ
型
图 １（ ， （ 分 别 给 出 了 为 ａ） ｂ） 减 小 耦 合 微 带 线 间 串 扰 所 采 用 结 构 的 俯 视 图 和 侧 视 图 。 假 设 这 ４ 条 微 带 以 及 接 地 平 面 为 零 厚 度 完 纯 导 体 ， 质 基 底 各 向 同 性 且 无 介 损耗 。通 过分 析 １ ２ ３ ４ 口 ， ， ， 端 的 Ｓ 数 来 确 定 其 串 扰 干 扰 量 ， 参 其 中 Ｓ 为 近 端 串 扰 ， Ｓ 为 远 端 ３１ ４１
３ ２ 孔 间距 对 串扰 的 影 晌 ．
图 ３ 出 了在 参数 ｓ ， 给 ｈ，ｄ １ 固
定 的 情 况 下 变 化 孔 间 距 ｇ对 线 间 串 扰 的 影 响 。 图 ３（ ａ）和 （ ｂ）显 示 孔 间 距 的 变 化 对 近 端 和 远 端 串 扰
３ ３ 孔 径 对 串扰 的 影 响 ．
０
—薯
丽
０
０
３
ｌ
０
０
接地面
（） 视 图 ｂ侧
（） 端串扰 ａ近
（） ｂ 远端串扰
萌
辛质童ＥＥ ＴＯ ＩＳ “ ＬＴ Ｌ ＣＲ Ｎ ＾Ｉ ＣＱ Ｙ
簟
丽
２８ ８ 第 ８ １期 ８
维普资讯
认 证 与 电磁 兼 容 卷
图 ５给 出 了 在 参 数 ｓ１ ， ｈ， ｇ
固 定 的 情 况 下 变 化 孔 直 径 对 线 间
信 号 线 间 距 离 （ ｓ ）和 保 护 带 的 高 度 （ ）的 变 化 ， 间 串 扰 必 将 产 生 ｈ 线 变 化 ， 了 显 示 这 几 项 参 数 对 串 为 扰 衰 减 的 影 响 ， 行 了 一 系 列 的 进
仿 真 。
串扰 的 影 响 。 图 中显示 孔 直 径对 串 扰 的 影 响 比 较 明 显 尤 其 对 近 端
仿 真 参 数 为 ： 带 线 宽 度 ： 微
Ｗ＝４ｍｍ； 带 线 间 距 离 ：ｓ 微 ＝８ｍｍ； 微
４
Ｃ
２
０
．
』 ｋ
０
（） 端 串扰 ａ近
（） 端串扰 ｂ远
数 ．
（Ｃ ， 中ｃ 示 真 空 中的光 速 。 ２ ） 其 表
激励 源采用 单位脉冲 源 。
３２ ｍ时 近 端 和 远 端 串 扰 情 况 ， ｍ 图 中 显 示 在 频 率 为 ２． ５ 处 谐 振 ４ ＧＨ ｚ
产 生 了 。经 计 算 发 现 ３ ｍ ２ ｍ约 是 该