VHDL语言及其在数字电路中应用
VHDL硬件描述语言在数字电路设计中的应用
ＶＤ Ｈ Ｌ对数字 电路 的硬件描述能力强 ，在设计 上非常 有效 ，是 数字 电路 教学 中全新 的理 论联 系实际 的方 法和
培养学生实 际动手能力 的有效 工具 。 关键词 ：Ｖ Ｄ ；数字 电路 ；电子技术 Ｈ Ｌ 中图分类号 ：Ｐ ９ Ｔ ３１ 文献标识码 ： Ａ ｄｉ１ ．９ ９ ｊｉ ｎ １７ — ３５ ２ １ ．５０ ０ ｏ：０ ３ ６／．ｓ ． ６２ ４ ０ ．０ １０ ．３ ｓ
ｉ ｌｃｒ ｕ ｔｃ ｎ ｔｍｅ ｔｔ ｅ ｎ ｅ ｓｏ ｅ ｄ ｇｔ ｌ ｎ ｅ ｒ ｔ ｄ ｃｒ ｕ ｔ Ｉ ｈ ｓｂ ｅ ｅ ｅｏ ｉ ｇ ｔ ｎ ｏ ａ － ｔ ｉ ｉ ａ ａ ｃ ｅ ｅ ｄ ｆｔ ｉ ｉ ｔ ｇ ａｅ ｉ ｉ ｔ ａ ｅ ｎ ａ ｄ ｖ ｌ ｐ ｎ ｒ ｄ ｔ ｃ ｈ ｈ ａ ｉ ｃ ． ｅ ｃ ｍｐ ｉｈ ｔ ｅ ｄ ｓ ｎ ｏ ａ ｄ ｒ ｉ ｕ ｔｂ ｏ ｌ ｈ ｅ ｉ ｆｈ ｒ ｗａ ｅ ｃｒ ｉ ｙ ＶＨＤＬ ｓ ｇ ｃ ．Ａ ｒ ｆ ｎ ｒ ｄ ｃ ｉｎ ｏ ｅ ｂ ｓ ｔ ｃ ｕ ｅ ｅ ｔ ｒ ｓ ｂ ｉ ｔｏ ｕ ｔ ｆｔ ａ ｉ ｓｒ ｔ ｒ ，ｆ ａｕ ｅ ｅ ｉ ｏ ｈ ｃ ｕ ａ ｄ ｔ ｅ ｄ ｓｇ ｒ ｃ ｓ ｆＶＨＤＬ ｉ ｇｖ ｎ ｎ ｈ ｅ ｉ ｎ ｐ ｏ ｅ ｓｏ ｓ ｉ ｅ ．Ｔ ｅｆ ｌ ａ ｄ ｒｉ ｕ ｅ ｓａ ｘ ｍｐ ｅ ｔ ｌ ｍｉ ａｅ ｔ ｅｄ ｓｇ ｈ ｌ ｄ ｅ ｓ ｓ ｄ ａ ｎ ｅ ａ ｌ ｏ ｉ ｕ ｎ ｔ ｅ ｉ— ｕ ｌ ｈ
随 着数 字 电子 技术 的发 展 ， 字 电路 已 由早 期 数 的分 立元 件逐 渐 发 展成 集 成 电路 ， 以及 具 有 特 定 功
vhdl实验报告
vhdl实验报告VHDL实验报告引言：VHDL（Very High Speed Integrated Circuit Hardware Description Language）是一种硬件描述语言，广泛应用于数字电路设计和仿真。
本篇实验报告将介绍我在VHDL实验中的学习和实践经验，包括实验目的、实验过程、实验结果以及对VHDL的理解和展望。
一、实验目的VHDL实验的主要目的是让我们掌握VHDL语言的基本语法和使用方法，能够利用VHDL描述数字电路，并通过仿真和综合工具进行验证和实现。
通过这些实验，我们可以深入了解数字电路的原理和设计方法，提高我们的逻辑设计能力和工程实践能力。
二、实验过程在实验过程中，我们首先学习了VHDL的基本语法，包括实体声明、端口声明、信号声明等。
然后，我们通过实例学习了VHDL的建模方法，包括组合逻辑电路的建模和时序逻辑电路的建模。
在组合逻辑电路的建模中，我们学习了使用逻辑运算符和条件语句描述电路的功能；在时序逻辑电路的建模中，我们学习了使用过程语句和时钟信号描述电路的状态转换。
在学习了VHDL的基础知识后，我们开始进行实验设计。
我们选择了一个简单的数字电路，如4位加法器，来进行实验验证。
首先，我们通过VHDL语言描述了加法器的功能和结构，包括输入端口、输出端口和中间信号。
然后，我们使用仿真工具进行了功能仿真，验证了加法器的正确性。
接着，我们使用综合工具将VHDL代码综合成门级电路，并进行了时序仿真和时序优化，验证了加法器的时序正确性和性能。
三、实验结果通过实验，我们成功地实现了4位加法器的功能，并验证了其正确性和性能。
在功能仿真中，我们输入了不同的测试数据，观察了输出结果，发现加法器能够正确地进行加法运算，并得到了正确的结果。
在时序仿真中，我们观察了电路的时序行为，包括输入信号的变化、输出信号的响应和中间信号的传播延迟等，发现加法器能够在时序上满足要求，并且具有较好的性能。
毕业设计vhdl
毕业设计vhdl毕业设计：VHDL的应用与挑战在计算机科学与技术领域中，VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，用于描述和设计数字电路。
作为一门重要的课程，毕业设计是学生们在大学期间的重要任务之一。
本文将探讨毕业设计中VHDL的应用与挑战。
VHDL是一种用于描述和设计数字电路的语言，它具有丰富的语法和强大的功能。
通过使用VHDL，设计师可以描述数字电路的结构和行为，从而实现复杂的功能。
VHDL具有模块化的特性，可以将电路划分为不同的模块，每个模块负责特定的功能。
这种模块化的设计方法使得电路的设计更加灵活和可维护。
在毕业设计中，VHDL的应用广泛而深入。
首先，VHDL可以用于设计和实现各种数字电路，如加法器、乘法器、寄存器等。
这些电路是计算机系统的基础组成部分，通过使用VHDL进行设计和实现，可以提高电路的性能和可靠性。
其次，VHDL还可以用于设计和实现数字信号处理（DSP）算法。
DSP算法在音频、视频等领域中具有广泛的应用，通过使用VHDL进行设计和实现，可以实现高效的算法并提高系统的性能。
然而，毕业设计中使用VHDL也面临一些挑战。
首先，VHDL的学习曲线较陡峭。
对于初学者来说，掌握VHDL的语法和规范需要一定的时间和精力。
其次，VHDL的调试和验证也是一个复杂的过程。
由于VHDL是一种硬件描述语言，无法直接运行和调试，需要使用仿真工具进行验证。
这个过程需要设计师具备一定的专业知识和技巧。
最后，VHDL的设计和实现也需要考虑到电路的性能和资源占用。
设计一个高效的电路需要综合考虑电路的结构和算法，以及资源的利用和分配。
为了克服这些挑战，毕业设计中可以采取一些策略。
首先，学生可以通过参加相关的课程和培训来提高对VHDL的理解和掌握。
这些课程和培训可以帮助学生了解VHDL的语法和规范，以及设计和实现电路的方法和技巧。
其次，学生可以利用仿真工具进行调试和验证。
用VHDL设计数字电路
以 设 计 数 字 电路 的 设 计流 程和 描 述 方 法 。 本 文 结 合 实 例 从 总体 上 介 绍 了利 用 Ｖ ＨＤＬ设 计 硬 件 电路 的 一 般 流 程 。 关 键词 ： ＨＤ Ｖ Ｌ；硬 件描述 语言 概 述
一
（ ）Ｖ Ｈ Ｄ Ｌ 语 言 的 设 计描 述 与 器 四 件 无 关 当 一 个设 计描 述 用 Ｖ Ｈ Ｄ Ｌ 模 拟 器和 ＶＨＤＬ综 合器进 行编译 ， 模拟 和综 合后 ， 可 以 采 用 不 同 的 映 射 工具 映 射 到 不 同 的 工 艺 上 去 。映 射 成 不 同 的 工 艺 ，只 需 要 改 变 相 应 的映射 工具 ， 无需 改变 ＶＨ ＤＬ设 计描 而 述 。 因此 设计 人 员用 ＶＨ ＤＬ 进行硬 件 电路 设 计 时 ，不 需 要 首 先 考 虑 编 程 器 件 的具 体 工 艺 和 结 构 ，而 可 以 将 主 要 精 力 集 中 在设 计 的 优 化上 。 当 硬 件 电路 设 计 完 成 以 后 ， Ｖ Ｈ 语 言允 许采 用多种 不同 的器件 结构 ＤＬ 来实现 。 （ ）Ｖ Ｈ Ｄ Ｌ 语 言 程 序 易 于共 享 和 五 复 用 ＶＨＤＬ采 用基于库（ ｉ ｒ ｒ ） Ｌ ｂ ａ ｙ 的设 计方 法 。 在设 计 过 程 中 ，可 以 建 立 各 种 可 再 次 利 用 的模 块 ，一 个大 规 模 的 硬 件 电路 设 计 往往 不 可 能 从 门 级 电路 开 始 一 步 步地 进行 设计 ，而 是一 些模 块 的 累加 。这 些 模 块 可 以是 一 些 标 准 库 ，也 可 以 是 预 先 设 计 或 以 前 设计 的 模块 ， 将这 些 模块 存于 库 中 ， 可 就 以 在 以 后 的 设 计 中 反复 使 用 。 这 种设 计方 法 可 以 大 大 的 减 少设 计 工作 量 ，降 低 设计 周期 。 三 ．ＶＨＤＬ的设 计流程 个 完 整 的 设 计 流程 是 设 计 思 想 逐 步 细 化 ．逐 步 排 除 错 误 的 过程 。 一 般的 电子 系 统 设 计 可分 为前 端 和 后 端 两 部 分 ，前 端 是 系 统 的 逻辑 设 计 和 仿 真 ，得 到 的是 门级 电 路 的原 理 图或 网表 ，后 端 设 计 如 印 刷 电 路板 的 布局 布 线 ，集 成 电路 的版 图设计 等 ， 得 出 的是 最 终 的物 理设 计 。设 计 工 作 首 先 是 用 ＶＨＤＬ描述设计概 念 ， 利用 ＶＨＤＬ仿 真 与 调试 工 具分 析 设 计概 念 的 “ 为 ” 行 ，检 查 是 否满 足 初 始要 求 。这 一 部 分 的 情 形 与 普通 编程语言 如 ＰＡＳＣＡＬ．Ｃ语言的编译 ． 运 行 ．调 试 是 类似 的 。这 时 的 仿 真 速 度要 大 大 快 于 门级 仿 真 的 速 度 。 高 层 设 计 的验 证 ．纠 错 ，有 利 于 早 期 发 现 设 计 方 案 中 的 错误 。设 计概 念验证 后 ， ＶＨ Ｄ Ｌ设 计输 把 入 ＶＨＤＬ 综合工具 ， ＶＨＤＬ综合 工具 利 用 集 成 电路 厂 商 或 电子 自动 化厂 商提 供 的 被
vhdl设计实验报告
vhdl设计实验报告VHDL设计实验报告引言VHDL（Very High Speed Integrated Circuit Hardware Description Language）是一种硬件描述语言，广泛应用于数字电路设计和验证。
本实验旨在通过设计一个简单的电路来熟悉VHDL语言的基本语法和设计流程。
一、实验背景数字电路是现代电子系统的基础，而VHDL则是描述和设计数字电路的重要工具。
VHDL可以帮助工程师们以一种形式化的语言来描述电路的功能和结构，从而实现电路的模拟和验证。
二、实验目的本实验的目的是通过使用VHDL语言设计一个简单的电路，加深对VHDL语言的理解，并掌握基本的电路设计流程。
三、实验步骤1. 确定电路功能在设计电路之前，首先需要明确电路的功能。
本实验中，我们选择设计一个4位加法器电路。
2. 设计电路结构根据电路功能的要求，设计电路的结构。
在本实验中，我们需要设计一个4位加法器，因此需要使用4个输入端口和一个输出端口。
3. 编写VHDL代码使用VHDL语言编写电路的描述代码。
在代码中，需要定义输入和输出端口的类型和位宽，并实现电路的功能。
4. 进行仿真使用仿真工具对设计的电路进行仿真，以验证电路的功能是否符合预期。
通过输入不同的测试数据，观察输出是否正确。
5. 下载到FPGA开发板将设计好的电路代码下载到FPGA开发板上进行验证。
通过连接输入信号和观察输出信号，验证电路在实际硬件上的运行情况。
四、实验结果与分析经过仿真和实际验证，我们设计的4位加法器电路在功能上符合预期。
输入不同的数据进行加法运算时，输出结果都正确。
五、实验总结通过本次实验，我们深入了解了VHDL语言的基本语法和设计流程。
通过设计一个简单的电路，我们掌握了VHDL的应用方法，并通过仿真和实际验证，加深了对电路设计的理解。
六、实验心得本实验让我对VHDL语言有了更深入的认识。
通过实际操作，我更加熟悉了VHDL的编写和仿真流程。
vhdl语言
VHDL语言VHDL（VHSIC Hardware Description Language）是用于描述数字电路和系统的硬件描述语言，是一种标准化的硬件描述语言，广泛应用于数字电路设计和电子系统设计领域。
VHDL语言是一种强大的工具，可以帮助工程师描述复杂的数字电路，并进行仿真和综合。
它可以描述电路的结构、功能和时序行为，是一种形式化的语言，能够准确地描述电路的行为特性，有助于工程师在设计阶段发现和解决问题。
VHDL语言的基本概念实体（Entity）•实体描述了电路的接口和功能，可以看作是一种抽象的模块。
•实体中定义了输入输出端口，以及对应的信号类型和位宽。
•实体可以包含多个体系结构（Architecture）。
体系结构（Architecture）•体系结构描述了实体的具体实现，定义了实体的行为。
•体系结构中包含了处理逻辑、时序行为以及信号的赋值。
•体系结构可以描述电路的功能和行为。
信号（Signal）•信号是VHDL语言中的基本数据类型，用于在电路中传递信息。
•信号可以是标量（Scalar）或矢量（Vector），可以是时序或组合。
•信号的赋值可以是同步的或异步的。
过程（Process）•过程描述了VHDL中的行为，通常用于描述组合逻辑或时序逻辑。
•过程中可以包含逻辑运算、条件语句、循环语句等。
•过程中的代码在仿真或综合时会被执行。
VHDL语言的应用VHDL语言主要用于数字电路设计、电子系统设计、FPGA设计等领域。
工程师可以使用VHDL语言描述数字电路的结构和行为，进行仿真和综合，快速验证设计的正确性。
VHDL语言的应用领域包括但不限于：•数字电路设计•通信系统设计•控制系统设计•图像处理系统设计•嵌入式系统设计VHDL语言在电子设计领域具有广泛的应用前景，可以帮助工程师快速高效地设计数字电路系统，并满足不同应用场景的需求。
总结VHDL语言是一种强大的硬件描述语言，可以帮助工程师描述数字电路的结构和行为，进行仿真和综合，快速验证设计的正确性。
VHDL语言实现数字电路设计
VHDL语言实现数字电路设计数字电路是由逻辑门、寄存器以及其他数字组件组成的电子系统，用于处理和传输数字信号。
VHDL（Very High-Speed Integrated Circuit Hardware Description Language）是一种硬件描述语言，用于描述数字电路和系统。
通过使用VHDL语言，我们可以实现数字电路的设计，从而满足各种需求。
VHDL语言提供了一种结构化的设计方法，允许设计者描述硬件电路的结构、功能以及时序行为。
以下是一些常见的数字电路设计任务，以及如何使用VHDL语言来实现它们。
1. 门电路设计门电路是最简单的数字电路之一，由逻辑门组成。
使用VHDL语言，我们可以通过描述逻辑门的输入和输出来实现门电路的设计。
例如，我们可以使用VHDL语言描述一个与门：```vhdlentity AND_gate isport (A, B : in bit;Y : out bit);end entity AND_gate;architecture dataflow of AND_gate isbeginY <= A and B;end architecture dataflow;```在这个例子中，我们定义了一个输入端口A和B，以及一个输出端口Y。
在architecture部分，我们使用VHDL语言描述了Y的逻辑值为A和B的逻辑与。
2. 时序逻辑电路设计时序逻辑电路是根据时钟信号进行操作和状态转换的电路。
使用VHDL语言，我们可以描述时序逻辑电路的行为和状态变化。
例如，我们可以使用VHDL语言描述一个触发器：```vhdlentity D_flip_flop isport (D, CLK : in bit;Q : out bit);end entity D_flip_flop;architecture behavior of D_flip_flop issignal Q_temp : bit;beginprocess(CLK)beginif CLK'event and CLK = '1' thenQ_temp <= D;end if;end process;Q <= Q_temp;end architecture behavior;```在这个例子中，我们定义了一个输入端口D和CLK，以及一个输出端口Q。
VHDL语言在硬件设计中的应用
VHDL语言在硬件设计中的应用VHDL（Very High Speed Integrated Circuit Hardware Description Language）是一种硬件描述语言，广泛应用于数字电路和系统的设计与验证。
本文将探讨VHDL语言在硬件设计中的应用。
一、VHDL语言简介VHDL是一种用于描述硬件系统结构和行为的形式化语言。
它提供了丰富的语法和语义规定，使得设计人员可以以高度抽象的方式来表达和验证复杂的硬件功能。
VHDL具有层次化、模块化和可复用的特点，适用于各种规模的工程项目。
二、VHDL语言的应用领域1. 数字电路设计：VHDL语言可以描述各种数字电路的结构和行为，包括逻辑门电路、寄存器、计数器、多媒体处理器等。
通过VHDL语言的模块化设计和层次化描述，设计人员可以更方便地完成复杂电路的设计和验证。
2. 系统级设计：VHDL语言也可用于系统级设计，即通过描述硬件的组成模块和它们之间的关系来实现整个系统的设计。
例如，可以使用VHDL语言描述一个处理器核心、存储器、外设接口等，并通过仿真验证系统的功能和性能。
3. FPGA开发：VHDL语言是FPGA（Field Programmable Gate Array）开发的重要工具。
FPGA是一种可编程逻辑器件，可以根据VHDL语言描述的逻辑电路进行编程，实现各种应用功能。
通过使用VHDL语言，设计人员可以将各种复杂的数字电路和系统功能实现在FPGA芯片上。
三、VHDL语言的特点及优势1. 高度抽象：VHDL语言以高度抽象的方式描述电路和系统，使设计人员可以直接关注设计的功能和特性，而不必关注低层的实现细节。
2. 模块化设计：VHDL语言支持模块化设计，可以将复杂系统分解为多个模块，便于设计团队的协作和调试。
同时，这也使得模块的复用变得更加容易。
3. 仿真验证：VHDL语言支持通过仿真验证电路的功能和性能。
设计人员可以使用仿真工具对设计进行模拟，快速验证设计的正确性，并进行调试和优化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ＶＨＤＬ语言及其在数字电路中应用
引言
vhdl即超高速集成电路硬件描述语言，诞生于1982年，1987年底，vhdl被ieee和美国国防部确认为标准硬件描述语言。
此后vhdl 在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。
1993年，ieee对vhdl进行了修订。
从更高的抽象层次和系统描述能力上扩展vhdl的内容。
公布了新版本的vhdl,即ieee标准的1076～1993版本。
现在，vhdl作为ieee的工业标准硬件描述语言，已成为通用硬件描述语言。
1 vhdl语言的基本特点
与其他硬件描述语言相比，vhdl具有以下九大特点：
1.1 vhdl语言功能强大，设计灵活
vhdl语言具有强大的语言结构，只需采简单明确的vhdl语言程序就可以描述十分复杂的硬件电路。
同时它还具有多层次的电路设计描述功能。
支持各种设计方法，既支持自底向上的设计，也支持自顶向下的设计；既支持模块化设计，也支持层次性设计。
vhdl还支持同步电路，异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。
1.2 vhdl语言具有很强的移植能力
vhdl语言具有很强的移植能力主要体现在：对于同一个硬件电路的vhdl语言描述，它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或者从一个工作平台移植到
另一个工作平台上去执行。
1.3 vhdl语言具有强大的系统硬件描述能力
vhdl语言具有多层次的设计描述功能，既可以描述系统级，又可以描述门级电路。
描述形式既可采用行为描述，寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。
同时vhdl语言也支持惯性延迟和传输延迟这样可以准确地建硬件电路的模型。
vhdl语言的强大描述能力还体现在它具有丰富的数据类型，vhdl 语言既支持预定义的数据类型，也支持用户定义的数据类型，这样给了硬件描述更大的自由度，使得设计人员能够更方便的设计。
1.4 vhdl语言的设计描述与器件无关
当一个设计描述用vhdl模拟器和vhdl综合器进行编译，模拟和综合后，可以采用不同的映射工具映射到不同的工艺上去，映射成不同的工艺，只需要改变相应的映射工具，而无需改变vhdl设计描述。
因此设计人员用vhdl进行硬件电路设计时，不需要首先考虑编程器件的具体工艺和结构，而可以将主要精力集中在设计的优化上。
当硬件电路设计完成以后。
vhdl语言允许采用多种不同的器件结构来实现。
1.5 vhdl语言程序易于共享和复用
vhdl采用基于库(library)的设计方法。
在设计过程中，可以建立各种可再次利用的模块，一个大规模的硬件电路设计往往不可能从门级电路开始一步步地进行设计，而是一些模块的累加。
这些模块可以是一些标准库，也可以是预先设计或以前设计的模块，将这
些模块存于库中，就可以在以后的设计中反复使用。
这种设计方法可以大大的减少设计工作量，降低设计周期。
1.6 vhdl语言支持自上而下(topdown)和基于库(library-base)的设计方法，还支持同步电路、异步电路、fpga以及其他随机电路的设计：
1.7 vhdl语言具有多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路，其高层次的行为描述可以与低层次的rtl描述和结构描述混合使用，还可以自定义数据类型，给编程人员带来较大的自由和方便：
1.8 vhdl具有电路仿真与验证功能，可以保证设计的正确性，用户甚至不必编写如何测试相量便可以进行源代码级的调试，而且设计者可以非常方便地比较各种方案之间的可行性及其优劣。
不需做任何实际的电路实验：
1.9 vhdl对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么：
2 vhdl语言的设计方法
其设计步骤如下：
2.1 按照“自顶向下”的设计方法进行系统划分。
2.2 输入vhdl语言代码。
2.3 将以上的设计输入编译成标准的vhdl文件。
2.4 用综合器对vhdl源代码进行综合优化处理，生成门级描述的网表文件。
2.5 利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射操作。
2.6 将适配器产生的器件编成文件通过编程器或下载电缆到目标芯片fpga或cpld中。
3 vhdl在数字电路中应用
一个完整的设计流程是设计思想逐步细化、逐步排除错误的过程。
一般的电子系统设计可分为前端和后端两部分，前端是系统的逻辑设计和仿真，得到的是门级电路的原理图或网表，后端设计如印刷电路板的布局布线，集成电路的版图设计等，得出的是最终的物理设计。
设计工作首先是用vhdl描述设计概念，利用vhdl仿真与调试工具分析设计概念的“行为”，检查是否满足初始要求。
这一部分的情形与普通编程语言如p ascal、c语言的编译、运行、调试是类似的。
这时的仿真速度要大大快于门级仿真的速度。
高层设计的验证、纠错，有利于早期发现设计方案中的错误。
设计概念验证后，把vhdl设计输入vhdl综合工具，vhdl综合工具利用集成电路厂商或电子自动化厂商提供的被充分验证过的工艺库，以面积、功能和速度等为目标进行优化，将电路映射为选定工艺的网表。
得到了门级电路后，我们还要进行逻辑仿真，来验证门级电路的行为和时序特性。
接下来的是物理设计，得到最后可供生产的文件。
物理设计完成后，一般还要进行延时分析、故障分析、热分析等等，保证最终确实能稳定工作，满足设计标准。
4 结论
vhdl语言具有与具体硬件无关和与设计平台无关的特性，并具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。
vhdl在现代数字系统中发挥着越来越重要的作用，vhdl把数字系统设计、仿真综合和测试联系起来，不仅支持电路级别的设计描述，而且还支持对寄存器传输级系统和行为功能级的描述。
目前，vhdl 已成为广泛使用的设计输入硬件描述语言，国际上用vhdl进行系统逻辑设计已成为流行方式，学会vhdl及设计方法也是新的潮流。
vhdl将成为数字系统设计领域中所有技术人员必须掌握的一种语言。