基于FPGA的雷达脉冲压缩系统设计
基于FPGA的参数化时域脉冲压缩IP核的设计
关 键 词 ：时域 脉 ；压 缩 ；参 数 化 设 计 ；现 场 可 编 程 门 阵 列 ；Ｉ 中 Ｐ核
中 图分 类 号 ： ９ ７ ＴＮ７ ＴＮ ； ８ 文 献标 识 码 ： Ａ 文 章 编 号 ：６ ２ ２ ３ （ ０ ６ ０ — ０ ４０ １ ７ ３ ７ ２ ０ ） ２０ ９ — ， ｔ
Ｄｅ ｉｎ ｏ ｒ ｍｅｅ ｉｅ Ｐ ｒ ｏ ｍｅ Ｄｏ ｉ ｌｅ Ｃｏ ｒ ｓｉ ｎ ｓｇ ｆＰａ ａ ｔｒｚ ｄ Ｉ Ｃｏ ｅ ｆ ｒＴｉ － ｍａｎ Ｐｕ ｓ ｍｐ ｅｓｏ
Ｂａ ｅ ｎ ＦＰＧＡ ｓｄｏ
ＺＨＵ ｈ ．ＩＵ（ Ｄｅｚ ｉ ）Ｃｈ ａ ｉ ｕ ｎｈｕ ．Ｗ ＡＮＧ ｈ Ｑｉ ｉ ｚ
１
数化 的方式 设计 了基于 Ｆ ＧＡ 的 时域脉 冲压 缩 １ Ｐ Ｐ 核 ， 大提 高 了脉压 电路 的通 用性 。 大
响 应 的 情 况 ， （ ）可 写 为 式 １
１ ｊ
信 号压 缩 成 窄 脉 冲信 号 ， 效 地 解 决 了雷 达 作 用 有
距 离与距 离 分辨 率 之 问 的矛 盾 ， 而在 雷 达 领 域 因 中得 到 了广 泛 的 应 用 。对 于 时 域 脉 冲 压 缩 。 同 不 的雷 达处 理 的信号 不 同 ， 而 电路 结 构 各 各 不 同 。 因 这使 得雷 达 设 计 中 ， 域 脉 冲压 缩 器 件 的通 用 性 时
（ ｓ Ｃ ｉａ Ｒ ｓａ （ ｎ ｔ ｕｅｏ ｅ ｔ ｎ ｃＥ ｇ ｎ ｅ ｉ ｇ．Ｈｅ ｅ ２ ０ ３ ，Ｃ ｉａ Ｅａｔ ｈ ｎ ｅｅ ｈ Ｉ ｓ ｔ ｔ ｊ Ｅｌ ｒ ｉ ｎ ｉｅ ｒｎ ｒ ｉ ｃｏ ｆ ｉ ３０ １ ｈｎ ）
基于FPGA的数字脉冲压缩系统实现
基于FPGA的数字脉冲压缩系统实现O 引言脉冲压缩体制在现代雷达中被广泛采用，通过发射宽脉冲来提高发射的平均功率，保证足够的作用距离；接收时则采用相应的脉冲压缩算法获得脉宽较窄的脉冲，以提高距离分辨力，从而能够很好地解决作用距离和距离分辨力之间的矛盾问题。
线性调频(LFM)信号通过在宽脉冲内附加载波线性调制以扩展信号带宽，从而获得较大的压缩比。
所需匹配滤波器对回波信号的多普勒频移不敏感，因此LMF 信号在日前许多雷达系统中仍在广泛使用。
本文基于快速傅里叶IP 核可复用和重配置的特点，实现一种频域的FPGA 数字脉压处理器，能够完成正交输入的可变点LFM 信号脉冲压缩，具有设计灵活，调试方便，可扩展性强的特点。
1 系统功能硬件实现方法该系统为某宽带雷达系统的数据采集和数字脉冲压缩部分。
系统要求在1 个脉冲重复周期(PRT)内完成距离通道的数据采集及1 024 点的数字脉冲压缩，并在当前PRT 将脉压结果传送至DSP，其硬件结构如图1 所示。
数据采集系统主要包括前端的运算放大器和模／数转换器。
运算放大器选用ADI 公司的AD8138，将输入信号由单端转换为差分形式以满足ADC 的输入需求，并且消除共模噪声的影响。
模／数转换器选用TI 公司的ADS5500，具有14 b 的分辨率和125 MSPS 的最高采样率，用来对输入LFM 信号进行60 MHz 的高速采样。
数字脉冲压缩模块在FPGA 中实现，FPGA 选用Xilinx 公司的XQ2V1000 芯片。
在对输入采样数据进行脉冲压缩后，结果存储于FPGA 片内的双口RAM 中，并向DSP 发送中断信号。
DSP 在接收到中断信号后读取RAM 中的脉压数据进行主处理。
2 脉冲压缩模块的设计和实现2．1 脉冲压缩原理数字脉冲压缩技术是匹配滤波和相关接收理论的实际应用，频域的匹配。
基于FPGA和DSP的雷达信号脉冲压缩
基于FPGA和DSP的雷达信号脉冲压缩贾颖焘;顾赵宇;傅其详;王伟【摘要】The implementation method for pulse compression of linear frequency modulation (LFM) signal based on FPGA and DSP is researched,in which FPGA is responsible for signal preprocessing,and DSP is responsible for the implementation of pulse compression. Function block diagrams of each FPGA module and the algorithm flow chart of DSP are given. The change of the first distance side-lobe of pulse compression results before and after adding the window of the matched filter is compared. The result shows that after adding the window,the side-lobe peak attenuation output by the matched filter is increased from 13 dB to 32 dB.%研究基于FPGA和DSP的线性调频信号脉冲压缩的一种实现方法,FPGA 负责信号的预处理,主要包括FIR滤波和正交解调,DSP负责脉冲压缩的实现,给出了FPGA各部分的功能框图和DSP的算法流程图,对比了匹配滤波器加窗前后脉冲压缩结果的第一距离旁瓣的变化.结果表明,加窗后匹配滤波器输出的旁瓣距峰值衰减由13 dB增加至32 dB.【期刊名称】《现代电子技术》【年(卷),期】2015(038)017【总页数】4页(P13-16)【关键词】脉冲压缩;线性调频信号;匹配滤波;FIR滤波;正交解调【作者】贾颖焘;顾赵宇;傅其详;王伟【作者单位】国防科学技术大学电子科学与工程学院电子工程研究所,湖南长沙410073;国防科学技术大学电子科学与工程学院复杂电磁环境效应国家重点实验室,湖南长沙 410073;国防科学技术大学电子科学与工程学院复杂电磁环境效应国家重点实验室,湖南长沙 410073;国防科学技术大学电子科学与工程学院复杂电磁环境效应国家重点实验室,湖南长沙 410073【正文语种】中文【中图分类】TN957.51-34脉冲压缩（简称脉压）技术能有效解决雷达作用距离与距离分辨率之间的矛盾，能同时获得较大的作用距离和较高的距离分辨率[1]。
利用FPGA实现脉冲压缩的方法研究
利用FPGA实现脉冲压缩的方法研究姜文博【摘要】为了解决雷达作用距离和距离分辨率之间的矛盾,采用脉冲压缩的方法,简述了脉冲压缩的原理,阐述了如何使用xilinx公司的FPGA实现脉冲压缩处理的方法.【期刊名称】《通信电源技术》【年(卷),期】2018(035)004【总页数】2页(P38-39)【关键词】脉冲压缩;FPGA;xilinx【作者】姜文博【作者单位】陕西长岭电子科技有限责任公司,陕西宝鸡 721006【正文语种】中文0 引言现代雷达特别是固态源雷达，由于其发射机峰值功率较小，为了增大雷达的作用距离，必须增加发射信号的时宽，但会降低信号的带宽和雷达的距离分辨率。
为了解决雷达作用距离与雷达距离分辨率之间的这种矛盾，脉冲压缩技术被提出，并得到了广泛研究和应用。
雷达信号的脉冲压缩技术，是指雷达通过发射大时宽脉冲信号保证雷达的作用距离，并在大时宽脉冲中调制大带宽信号，在接收时通过对大带宽信号进行匹配滤波得到小时宽脉冲来提高雷达距离分辨率。
利用脉冲压缩处理的信号波形有很多，如调相信号、非线性调频信号和线性调频信号等。
在各种利用脉冲压缩处理的信号波形中，线性调频作为一种具备产生简单、多普勒特性不敏感等优点的信号被雷达大量使用。
1 脉冲压缩原理信号的脉冲压缩处理是基于匹配滤波的原理实现的。
设信号为：n(t)为高斯白噪声，均值为0，自相关函数为Rn(τ)=N0δ(τ)/2，功率谱密度为N0/2。
对应的匹配滤波器的时域表达式为：匹配滤波器的作用是对输入信号x(t)进行相关运算。
在t=t0时刻，信号各频谱分量同相叠加得出相关峰值。
由于与输入信号中的s(t)具备强相关特性，与高斯白噪声n(t)之间没有相关性，因此最大输出功率只与信号能量有关。
匹配滤波器的这种相关特性，可以在高斯白噪声中检测出确定信号，是以输出信噪比最大为准则的最优接收机[1]。
基于这个特性，匹配滤波器在许多场合都是最佳的处理器，有着极其广泛的应用。
NLFM脉冲压缩及其FPGA时域实现
第40卷第4期2018年7月湖北大学学报(自然科学版)Journal of Hubei University(Natural Science)Vol.40㊀No.4㊀July,2018㊀收稿日期:20170904基金项目:国家自然科学基金(61601175)资助作者简介:陆聪(1993-),男,硕士生;王旭光,通信作者,博士,讲师,硕士生导师,E-mail:109278484@ 文章编号:10002375(2018)04038406NLFM 脉冲压缩及其FPGA 时域实现陆聪,杨维明,王旭光,曾张帆(湖北大学计算机与信息工程学院,湖北武汉430062)摘要:介绍非线性调频(NLFM)信号的产生原理和设计匹配滤波器实现脉冲压缩技术的方法.使用MATLAB 工具产生NLFM 脉冲及雷达回波信号,基于FPGA 器件EP2C35F672C8设计分布式FIR 结构的匹配滤波器,实现脉冲压缩技术,对采样㊁量化后的回波信号进行脉冲压缩处理,最后使用Modelsim 对脉冲压缩后的回波信号进行波形仿真,检测匹配滤波器的设计效果.整个电路设计采用全流水线并行执行的结构,占用硬件资源:2468个逻辑单元㊁2073个寄存器㊁25KB 的RAM.利用FPGA 芯片丰富的BRAM 和LAB 代替乘法器IP,打破硬件资源对滤波器长度的限制.关键词:NLFM 信号;时域脉冲压缩;FPGA;匹配滤波器;分布式滤波算法中图分类号:TN713㊀㊀文献标志码:A㊀㊀DOI :10.3969/j.issn.1000-2375.2018.04.013NLFM pulse compression and its time domain implementation by FPGALU Cong,YANG Weiming,WANG Xuguang,ZENG Zhangfan(School of Computer &Information Engineering,Hubei University,Wuhan 430062,China)Abstract :The generation principle of nonlinear frequency modulated (NLFM)signal and the method of design matched filter realized pulse compression technique were analyzed in this paper.NLFM signal and the radar echo signal were generated by MATLAB tools,distributed FIR structure for realizing pulse compression technology was designed based on FPGA device EP2C35F672C8,which processed the sampled and quantized echo signals finally.The simulated waveform of the signal which was handled by Modelsim software to detect the effect of the matched filter.The whole circuit of the filter was designed by using the structure of full pipelined parallel execution.The FPGA hardware resources that the circuit occupied include 2468logical units,2073registers,and 25KB of RAM.By using BRAM and LAB of the FPGA chip instead of the multipliers IP,the limitation of hardware resources on the length of the filter was broken.Key words :NLFM signal;time domain pulse compression;FPGA;matched filter;distributed filter algorithm 0㊀引言现代雷达通常采用脉冲压缩技术提高系统的速度分辨力和距离分辨力[1].脉冲压缩就是将雷达发射端发射的宽脉冲调频信号,在接收端经数字匹配滤波器的处理,获得窄脉冲回波信号的过程.经过脉冲压缩后的信号同时具备大时宽㊁大带宽的特点,能保证雷达的探测距离和目标分辨精度[2].LFM 信号和NLFM 信号是常用于脉冲压缩中的两种基本信号.LFM 信号易于产生,应用广泛,但是LFM 信号的回波直接经过匹配滤波器,脉压后的信号旁瓣较大,一般需用窗函数对脉压后的输出信号进行旁瓣抑制,不同程度地造成主瓣展宽;NLFM 信号一般是基于窗函数设计产生的[3],优点是若对其回波信号直接匹配滤波,就能得到旁瓣很低的信号,省去了加权环节.第4期陆聪,等:NLFM脉冲压缩及其FPGA时域实现385㊀脉冲压缩可采用频域法和时域法两种方式实现[4].频域法实现时速度较快,但需多次用到快速傅里叶变换(FFT)和逆快速傅里叶变换(IFFT),硬件开销较大;时域法实现时电路结构简单,但速度较慢.本文中设计基于分布式算法的FIR匹配滤波器[5-6],采用全流水线并行执行结构,基于FPGA完成NLFM 信号脉冲压缩的时域实现,既节省硬件开销,又提高运算速度.1㊀NLFM信号产生及脉冲压缩技术的实现1.1㊀NLFM信号的产生㊀NLFM信号的产生比较复杂,且数学模型较多,没有统一标准,目前都是采用近似的方式实现.比较经典的是采用逗留相位原理产生NLFM信号,具体实现是将LFM信号的加权窗函数转变成频谱函数,使设计出的NLFM信号具有近似的窗形频谱,这样的信号进行脉冲压缩时,相对于LFM信号,省去了中间的加权环节,具有更好的旁瓣抑制效果和较为陡峭的过渡带.以Hamming窗为例设计NLFM信号(其他窗函数的设计方法类似),设计原理如下[7]:Hamming窗函数的表达式:W(f)=0.54+0.46cos(2πf/B)㊀-B/2ɤfɤB/2(1)则基于窗函数的群延时为:T(f)=K Tʏf-ɕW(y)d y(2)其中常数K T=(T/B)/0.54,将(1)式带入(2)式得:T(f)=(T/B)f+(0.426T/π)sin(2πf/B),㊀-B/2ɤfɤB/2(3)进一步对上式求T的反函数得:f(T)=T-1(f)(4)为了更加直观,使用t代替T,即f(t)为基于Hamming窗函数设计的NLFM信号.对于较简单的群延时函数,利用MATLAB的自带函数可以直接求得其反函数,但是,当群延时函数比较复杂时,需要采用数值分析方法推导函数的反函数.可以基于数字频率合成(DDS)产生NLFM信号,也可以使用MATLAB数学工具,本文中采用基于MATLAB的数值分析方法产生雷达的发射信号与回波信号.1.2㊀脉冲压缩技术的实现㊀脉冲压缩原理就是对雷达接收端的宽脉冲回波信号进行压缩,降低信号的时宽,提高了压缩后信号的峰值,使信号的时宽带宽积远大于1.采用脉冲压缩技术的雷达系统,可以同时兼顾速度分辨力和距离分辨力,而采用FPGA设计的匹配滤波器是目前实现脉冲压缩技术的主流方式,现在用数学推导的方式说明脉冲压缩的处理过程[8].时域脉冲压缩就是匹配滤波器的传输函数h(t)与雷达回波信号s(t)的线性卷积过程,即:y(t)=s(t)∗h(t)=ʏt-ɕs(τ)h(t-τ)dτ(5)根据最佳匹配原则,当输出信号的信噪比达到最佳时,匹配滤波器的传输函数h(t)为:h(t)=Ks∗(t0-t)(6)其中K是常数,t0为延时,s∗(t)表示共轭;当K=1,t0=0时,滤波器的传输函数为回波信号的复共轭.考虑到回波信号携带噪声的多样性以及目标信息的不确定性,在设计时域匹配滤波器时,采用近似替代的方法,使用发射信号的复共轭作为滤波器的传输函数,发射信号为已知信号,大大方便滤波器的设计.另外,相较于线性调频信号脉冲压缩过程中采用窗函数加权来抑制旁瓣的方式,直接使用NLFM信号作为雷达的发射脉冲,使得电路设计更简单有效.2㊀匹配滤波器的设计及实现2.1㊀FIR滤波器结构分析㊀传统FIR结构的匹配滤波器的结构如图1所示.匹配滤波器的输出:ðN-1i=0x(N-1)h(i)(7)386㊀湖北大学学报(自然科学版)第40卷图1㊀传统FIR匹配滤波器的结构㊀从(7)式可以看出,N阶传统FIR结构匹配滤波器需要N个乘法器和N-1个加法器,而回波信号和匹配滤波器的传输函数都是复数形式,设计N阶匹配滤波器,则需要4N个乘法器和4N-1个加法器.当N值较大时,FPGA内嵌的IP资源将不能满足滤波器的设计要求,而且乘法运算比较复杂㊁延时较高;采用分布式算法,BRAM和LAB代替乘法器的使用,不仅节约乘法器资源对滤波器设计的限制,而且保证滤波器的运算速率.2.2㊀分布式滤波器原理分析㊀分布式滤波器就是利用嵌入在FPGA芯片的BRAM和丰富的LUT,采用数据存储㊁地址转换的方式代替卷积运算中的乘法器.分布式滤波器的设计是,先将N阶卷积运算的所有可能值预先存储在RAM模块中,接着将输入数据转换成存储模块的寻址,对RAM进行查表,然后将存储模块的输出进行移位求和得到卷积运算的结果.该算法实现乘法到存储器㊁寄存器的转换,充分利用FPGA芯片资源,节省了硬件成本.分布式算法原理是,对回波信号x(t)进行采样,得到滤波器的输入信号x(n),其二进制表示形式为:x(n)=ðb-1k=0x k(n)2k(8)其中x k(n)表示x(n)的第k位,b是采样数据的位长,则N阶匹配滤波器输出:y(n)=ðN-1x(n)h(N-1-n)=ðN-1h(N-1-n)ðb-1x k(n)2k=ðb-12kðN-1h(N-1-n)x k(n)(9)由(9)式看出,首先输入数据第k位的值(1或0)与滤波器系数进行与运算并求和,然后将累加和左移k位(2k相当于左移k位)并求和,最终得到卷积和y(n),分布式算法就是将卷积运算由乘积项累加转变为移位求和的过程[9].分析算法可以看出,只要知道第一步的累加值,再进行移位求和就可以得到时域卷积的值,所以在电路设计中首先将第一次累加和的所有可能值预先存储在RAM块中,然后将输入数据转换为存储器的寻址数据,并对存储器输出的数据进行移位求和,这就是分布式算法的原理.2.3㊀分布式滤波器的FPGA实现㊀由(9)式可知,本次滤波器设计长度为48阶,式ðN-1n=0h(N-1-n)x k(n)的可能乘积项有248种,考虑到复数乘法,则直接采用ROM表进行数据存储,需要22ˑ248个存储单元,对于现有的FPGA芯片是不可能实现的.所以针对阶数较长的情况,可采用多条流水线并行执行的结构,对总流水线进行切割,就可以减少存储资源的使用量.采用6条流水线并行处理的结构,此时每条流水线都为一个8阶FIR结构的滤波器,每条流水线的存储大小为28单位,流水线设计将卷积运算的RAM使用量降到6ˑ28ˑ22单位,这使得一般的FPGA 芯片都可以满足.甚至可以增加流水线的数量,进一步缩减存储资源的使用量,分布式滤波器的设计框图如图2所示.图2中k表示输入数据的第k位,每个ROM表存储8阶FIR结构采用分布式算法的所有可能乘积项,需要28个存储单元,对输入数据进行转换作为存储器的寻址,接着将ROM表的输出数据进行移位(左移k位)求和,整个滤波器设计需要4条这样的流水线结构,输出的值分别为图3中I1㊁I2㊁Q1㊁Q2中的一个值.因为滤波器的输入数据是复数,由复数乘法可知,需要4条图2的流水线设计.分布式滤波器整体设计结构如图3所示.由图3可知,首先对回波信号的实部虚部进行分解,然后分别进行采样㊁量化,这个过程通过第4期陆聪,等:NLFM 脉冲压缩及其FPGA 时域实现387㊀图2㊀分布式滤波器的流水线结构㊀图3㊀分布式滤波器的总体结构㊀MATLAB 工具实现.滤波器最终需要输出的是信号的模值,然而传统的求模方式依旧用乘法器和开方运算,运算复杂且延时较高,所以需要找到一种简单的模值估算方法求取信号的模值,且能降低延时.设信号的模值为Y ,估算算法为[10]:Y =MAX{MAX(|I |,|Q |),7/8MAX(|I |,|Q |)+1/2MIN(|I |,|Q |)}(10)据统计,采用该复数求模公式对信号的损失不超过0.13dB,其中7/8MAX (|I |,|Q |)可以采用移位寄存器与加法器的结合来实现.至此匹配滤波器的整体结构完成,整个设计完全使用寄存器和加法器资源,理论上只要FPGA 的ROM 和加法器资源足够,就可以设计任意长度的滤波器.图4㊀分布式滤波器电路原理图3㊀脉冲压缩的FPGA 实现与测试3.1㊀FPGA 硬件电路设计㊀分布式滤波器的硬件电路实现,采用全流水线并行执行的结构进行设计,其特点是运算快,资源使用量大.选用ALTERA 公司FPGA 器件EP2C35F672C8进行电路设计,硬件电路原理图设计如图4所示.回波信号实部和虚部经过采样㊁量化后存储在片内存储模块ROM_real㊁ROM _imag 中,经时钟信号CLK 驱动,通过计数器counter 寻址,作为匹配滤波器的输入数据;address 模块将输入数据的第k 位转变成存储模块ROM 表的寻址,完成对乘积项的提取,这个过程是分布式算法的核388㊀湖北大学学报(自然科学版)第40卷心部分,完成卷积乘法器到查找表的转化;最后将ROM输出的值进行移位求和得到回波信号脉冲压缩后的实部I和虚部Q.分布式滤波器输出脉冲压缩后回波信号的实部和虚部,需要进一步求信号的模值.由(10)式可知,可完全采用加法器和移位寄存器完成该近似算法,电路原理设计如图5所示.采用xor2模块求实部和虚部的绝对值(输入数据与其最高位逐位异或),比较器的数据选择㊁加法器的累加求和完成复数求模运算,输出data4[18ʒ0]为回波信号脉压后的近似模值.至此基于FPGA的匹配滤波器硬件电路设计完成,需要进一步编写Test Bench驱动程序,完成匹配滤波器性能检测.图5㊀求模电路原理图㊀3.2㊀Modelsim设计仿真㊀使用MATLAB工具设计NLFM信号[11],并产生雷达回波信号作为滤波器的输入信号,设计参数:带宽B=5MHz,时宽T=5μs,根据奈奎斯特采样定理:采样频率要大于等于信号最高频率的两倍,否则会发生混叠效应;设定回波信号采样频率为:f p=2.5㊃B.由雷达分辨力精度公式:δ=c/2B,c为光速,则理论精度值δ=30m,尽管实测值受采样精度与滤波器阶数的限制与理论值有差异,但现代雷达在不断追求这个理论值.设定双目标信号间距为45m,MATLAB端的仿真结果如图6所示.图6㊀脉冲压缩技术的MATLAB仿真效果㊀从图6看出,雷达发射的脉冲信号为NLFM信号,设定间距为45m的两个检测目标,经过一段时间在雷达接收端收到回波信号,从回波信号的波形无法获得目标信号的数量和间距等信息,而采用脉冲压缩技术处理后,可以看出波形的旁瓣受到抑制,代表目标信号的两个主瓣更加明显,使信号能量集中在主瓣,降低了能量的损失.对回波信号进行采集㊁量化作为FPGA设计匹配滤波器的输入数据,检测匹配滤波器采用分布式算法实现脉冲压缩技术的效果,结果如图7所示.与图6对比可以看出,采样㊁量化后的回波信号经过FPGA设计的匹配滤波器处理,可以很好地达到脉冲压缩的效果,这也表明采样分布式算法完全可以代替线性卷积中的乘法运算.测量实验数据得到:主瓣间距Δt=12ns,两个目标之间的测量间距为45m,与设定值相符.考虑到采样频率㊁量化精度的影响,增加滤波器阶数可以进一步提高目标间距的分辨力.验证结果表明,基于窗函数产生的NLFM信号作为雷达系统的发射脉冲,雷达的回波经脉冲压缩后的波形旁瓣抑制性能好,过渡带陡峭,具有较强的目标识别能力.FPGA验证结果显示整个电路占用硬件资源:2468个逻辑单元㊁2073个寄存器㊁25K 字节的RAM,可以看出全流水线结构实现分布式算法对资源的需求较高,但是随着工艺水平的提升,芯片集成的基本资源将更加丰富,使用分布式算法实现脉冲压缩技术的应用将愈加广泛.㊀第4期陆聪,等:NLFM脉冲压缩及其FPGA时域实现389图7㊀回波信号经FPGA电路处理后的波形㊀4㊀结束语本文中采用分布式FIR结构的匹配滤波器实现NLFM信号脉冲压缩,利用FPGA的寄存器㊁加法器和ROM资源代替传统滤波器中的乘法器以及求模的开方运算,大大减小硬件开销;采用全流水线并行执行的结构实现,保证时域脉冲压缩的运算速率.通过对比NLFM信号与LFM信号脉冲压缩后的仿真结果,可以看出,采用NLFM信号作为雷达系统的发射脉冲,在接收端可以获得旁瓣低㊁过渡带陡峭的回波波形,减小了有效带宽内雷达信号的能量损失,而且具有较强的目标分辨力.对NLFM信号来说,匹配滤波器的阶数N要接近甚至等于f p㊃D/B,当时宽带宽积D值较大时,时域实现脉冲压缩的成本也较大.5㊀参考文献[1]潘琳.基于FPGA的雷达脉冲压缩系统的研究与实现[D].上海:上海交通大学,2008.[2]梁丽.基于FPGA的雷达信号处理系统设计[D].南京:南京理工大学,2006.[3]阮黎婷.非线性调频信号的波形设计与脉冲压缩[D].西安:西安电子科技大学,2009.[4]汪堃.基于FPGA的脉冲压缩系统研究与实现[D].武汉:华中科技大学,2009.[5]程远东,郑晶翔.一种用于数字下变频的高阶分布式FIR滤波器及FPGA实现[J].电子技术应用,2011,37(2):57-59.[6]李书华,曾以成.基于分布式算法的高阶FIR滤波器及其FPGA实现[J].计算机工程与应用,2010,46(12): 136-138.[7]徐飞.基于FPGA的非线性调频信号脉冲压缩的实现[D].西安:西安电子科技大学,2014.[8]孙宝鹏.基于FPGA的雷达信号处理算法设计与实现[D].北京:北京理工大学,2014.[9]崔永强,高晓丁,贺素馨.基于FPGA分布式算法的滤波器设[J].现代电子技术,2010,33(16):117-119.[10]杨维明.一种基于EPLD技术的信号取模方法[J].湖北大学学报(自然科学版),1999,11(2):138-141.[11]杜勇.数字滤波器的MATLAB与FPGA实现[M].2版.北京:电子工业出版社,2015.(责任编辑㊀郭定和,赵㊀燕)。
基于FPGA的脉冲压缩系统研究与实现
华中科技大学硕士学位论文基于FPGA的脉冲压缩系统研究与实现姓名：***申请学位级别：硕士专业：通信与信息系统指导教师：***20090525摘要脉冲压缩主要应用于现代雷达上进行距离探测和目标识别。
Woodward从理论上完善了脉冲压缩的思想，提出了通过匹配滤波来对大时带积信号进行压缩，就可以获得输出的窄脉冲。
采用宽脉冲是为了提高发射的平均功率，来保证作用距离，而在接收时通过脉冲压缩获得窄脉冲，从而提高距离分辨力，这样就可以很好的解决雷达作用距离和分辨力的矛盾。
目前国内的数字脉压系统大部分都是采用DSP做为核心处理芯片，并且同时用多块DSP进行运算来达到提高处理速度的目的，不过这种做法系统结构比较复杂、精度不好保证，无法达到现代雷达的要求。
本课题的主要目的是以FPGA做为核心处理芯片，研究出结构简单、处理速度快、精度较高的实时脉压系统。
在本文中，首先对脉冲压缩系统进行了介绍，包括线性调频信号的一些特点，线性调频信号的匹配滤波和旁瓣抑制的概念，再就是脉冲压缩的具体原理和实现方法；随后对本文中涉及到的项目指标和要求进行了介绍，并且针对课题指标提出了理论上的总体方案和算法，并且采用MATLAB对该算法进行了仿真，给出仿真结果与系统要求的比较；接下来就是对本方案中所采用的硬件平台进行了简单介绍，包括A/D和FPGA的选择，并结合系统指标对选择器件的原因进行了详细的解释；然后就是对项目的理论方案和算法在FPGA上的实现进行了详细的分析和论证，包括算法的具体实现方法，在FPGA的实现过程中资源和时间的平衡，各个模块的功能以及程序的总体结构；在最后则对项目的最终平台进行了测试，并且给出了测试方法和结果。
本文研究的基于FPGA的脉压系统作为预研课题达到了要求，并为以后的具体应用做了技术积累。
关键词：线性调频脉冲压缩频域处理 FPGAAbstractPulse compression is mainly used in modern radar for distance detection and target recognition. Woodward perfect the idea of pulse compression in theory, he proposed that using matched filter to compress signal with large time and freqnecy band, the output pulse can be narrow. The use of wide pulse is to increase the average power launched to ensure the distance the radar can detect, and the receiver use pulse compression to obtain a narrow pulse which increase the distance resolution, so that the contradiction between distance and resolution can be solved.At present, most of the pulse compression systems in our country ues DPS as the main process chip and use DSPs in parallel to calculate in order to achieve higher processing speedBbut the structure of the system will be complex and accuracy can not be guaranteed, which will not meet the requirements of modern radar. The main purpose of this subject is to develop a simple structure, fast processing speed and high precision real-time pulse compression system based on FPGA as the core processing chip.In this article, pulse compression system is first introduced, including characteristics of linear frequency modulation signals, the match filter of linear frequency modulated signal, and the concept of sidelobe suppression and the principle of pulse compression with its methods of realization. Then it introduced the targets and requirements involved in this project, and proposed theoretical plan and algorithm of the program, and the use of MATLAB simulation of the algorithm, simulation results are given in comparison with the system requirements. The next is a simple introduction to the hardware platform used in this project, including A / D and FPGA selection and the detailed explanation for selection combined with project requirements. Then is the detailed analysis and verification of the FPGA implemention of the theoretical program and algorithm, including the specific algorithm implementation, the realization of balance between FPGA resources and timing, and the function of each module,as well as the overall structure of the program procedure. In the final is the test of the ultimate platform for the project with test methods and results.In this article, the FPGA-based pulse compression system reached the requirement as a pre-research subject and does a technology accumulation.for future application.Keywords：Linear Frequency Modulation, Pulse Compression,Frequency-domain Process, FPGA独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。
FPGA在机载雷达信号处理系统中的应用探析
科技创新23FPGA 在机载雷达信号处理系统中的应用探析胡建伟（江苏金陵机械制造总厂，江苏 南京 210000）摘要：本文首先对FPGA 和机载雷达信号处理系统的概念简要概述，然后对机载雷达信号处理系统的结构、特点和FPGA 在机载雷达信号处理系统中的应用问题简要分析，最后从HDL 语言设计、自顶向下模块化设计、同步设计、流水设计、增量设计等方面阐述FPGA 在机载雷达信号处理系统中的应用设计。
关键词：FPGA；机载雷达信号处理系统；应用设计随着FPGA 技术越来越成熟，基于FPGA 研发的系统功能也越来越强，而且这种系统设计方式理念更为先进，在成本、灵活性等方面均有较大优势。
因此雷达行业设计人员也逐渐认识到了FPGA 在信号处理系统中的重要性，目前FPGA 在机载雷达信号处理系统中的应用越来越普遍。
1 FPGA 和机载雷达信号处理系统概念 1.1 FPGA FPGA 是专业集成电路中的一种半定制电路，该集成电路应用了PAL 和GAL 等可编程器件，实现了定制电路和可编程器件的整合，让其同时具备二者的优点。
FPGA 设计模式在通信行业中比较常见，FPGA 芯片能够以特定的模型为基础并在后续的研究中对其进行进一步优化，从而使基于FPGA 研发的系统具备更强的功能和优点，同时FPGA 芯片从构造方面进行了优化，使整个系统的结构更加简单、性能更加优越。
FPGA 利用可编程逻辑列阵解决了器件门电路不足的问题，通过结构设计在设计成本、编程、集成等方面取得了一定优势，而算法和仿真设计等方面的运行效果也比较出色[1]。
FPGA 发展过程中逐渐将处理器和高速串行口融入其中，使其性能具有极大提高，某公司基于FPGA 研发的芯片在主频、硬核及波特率、数据处理、处理控制等方面的能力均获得了一定提升,而片上系统的出现更是让FPGA 设计产生质的飞跃,目前基于FPGA 已经已经可以设计可编程系统。
FPGA 数字时钟管理器的瞬时抖动、相位偏移等参数都比较小，在Select 1O-U1tra 技术下更是支持多个输出标准。
基于FPGA的雷达信号处理板设计与实现
基于FPGA的雷达信号处理板设计与实现林琳【摘要】Based on CPCI bus,a radar signal processing board was designed and implemented with FPGA,which can be used to accomplish the general functions for radar signal processing like DDC,pulse compression of large time-bandwidth pro-duct signals in time-domain and FFT. At last,DDC and the pulse compression of large time-bandwidth product signals in time-domain are realized according to the requirements of some radar signal processing systems. The test results prove the effective-ness of the system.%基于CPCI总线，使用FPGA实现了雷达信号处理板的设计与实现。
实现数字下变频，大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。
最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果，测试结果满足系统要求。
【期刊名称】《现代电子技术》【年(卷),期】2014(000)011【总页数】6页(P51-56)【关键词】DDS;FPGA;脉冲压缩;雷达信号处理【作者】林琳【作者单位】陕西职业技术学院计算机科学系，陕西西安 710100【正文语种】中文【中图分类】TN958.3-34雷达系统需要对海量数据进行并行、实时处理，设计雷达信号处理板需要考虑三个方面的问题：数据并行实时处理、数据传输总线选择和多通道处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的雷达脉冲压缩系统设计
作者：四川航天技术研究院胡晓军日期：2007-1-1
脉冲压缩技术是指对雷达发射的宽脉冲信号进行调制(如线性调频、非线性调频、相位编码)，并在接收端对回波宽脉冲信号进行脉冲压缩处理后得到窄脉冲的实现过程。
脉冲压缩有效地解决了雷达作用距离与距离分辨率之间的矛盾，可以在保证雷达在一定作用距离下提高距离分辨率。
线性调频信号的脉冲压缩
脉冲压缩的过程是通过对接收信号s(t)与匹配滤波器的脉冲响应h(t)求卷积的方法实现的。
而处理数字信号时，脉压过程是通过对回波序列s(n)与匹配滤波器的脉冲响应序列h(n)求卷积来实现的。
匹配滤波器的输出为：
（1）
依据式（1）的实现方法叫做时域相关法。
根据傅里叶变换理论，时域卷积等效于频域相乘，因此，式（1）可以采用快速傅里叶变换（FFT）及反变换(IFFT)在频域内实现，称为频域快速卷积法。
用频域方法实现数字脉压，其基本原理是先对外部采样信号进行快速傅里叶变换(FFT)以求得回波信号频谱
S(w)，再将S(w)与匹配滤波器频谱H(w)进行乘积运算，最后对乘积结果进行快速傅里叶逆变换(IFFT)得到脉压结果Y(n)，用公式表示为
（2）
频域快速卷积法的原理如图1所示，存储器中存储的是匹配滤波器传递函数H(k)。
图1 频域脉冲压缩原理框图
依据匹配滤波理论，数字匹配滤波器的脉冲响应h(n)及传递函数H(k)为
h(n)＝s1(-n)，H(k)=s1(k) （3）
其中， s(n)为雷达发射信号序列；S(k)为信号序列频谱。
数字脉冲压缩系统
1 系统构成和硬件设计
本系统是单脉冲雷达信号处理机的一部分，由于单脉冲雷达所需要处理的距离、方位/俯仰两路信号来自同一发射信号源的目标反射回波，要求对两路信号进行同时、同频ADC采样和完全相同算法的脉冲压缩处理。
针对这一特点，雷达数字脉冲压缩系统将相同的脉冲压缩处理功能移至两片FPGA芯片内。
由于对雷达体积、重量、功耗等指标有特殊要求，本系统采用二个通道的脉冲压缩处理硬件结构，即方位和俯仰两路信号分时共用一个脉冲压缩通道。
雷达信号处理分系统硬件结构如图2所示。
图2 雷达信号处理分机硬件结构图
系统中，数据采样后分为和路和差路（包括航向差和俯仰差）两组数据，分别输入两片FPGA单独进行脉冲压缩计算，脉冲压缩后再送入后端的DSP做谱分析，以确定目标的距离、速度、方位等情况。
由框图中我们看到，FPGA 不仅要对数据做脉冲压缩计算，还承担了对输入数据处理和读写状态寄存器的任务。
状态寄存器存储了脉冲压缩
计算的控制参数，由后端的DSP根据分析的结果对其做相应的控制。
2 软件设计
根据位内运算结构的特点，针对芯片内嵌的块RAM资源丰富的优势，脉冲压缩系统采用两片存储器的乒乓操作，在FFT的每一级运算中使一片双口RAM的两个端口同时处于读或写状态，达到每个时钟周期输出两个操作数的需要。
而且，数据经蝶算单元运算结束后以相同的地址写入另一片双口RAM，节省了写地址生成的时间，为设计高速的FFT系统提供了可能。
如图3所示，采用两片中间级RAM：RAMA和RAMB，用它们来完成乒乓操作。
地址产生模块生成的读地址同时与中间级的两片RAM相连，控制相应的RAM读取所需的操作数，操作数经蝶算模块运算后以同址方式写入到另一片RAM的两个端口。
RAM的读写由地址产生模块生成的写使能信号控制，处于读状态的RAM写使能置零，而另一片的写使能端置高，处于写状态。
而且，RAM被设置为写状态时输出端口不输出，以减少RAM的读取次数。
这样，输入RAM变为输出RAM，输出RAM变为输入RAM，如此反复，直到FFT最后一级。
图3 脉冲压缩系统的结构框图
FFT的每一级运算结束后，两块RAM功能互换，写使能变反，运算结束。
RAM的每次输出数据需经过数据选择模
块（datamux），该模块由地址产生模块输出的当前级数信号Stage控制。
本系统采用三种FFT模式：1024点、512点和256点，均采用同一旋转因子ROM。
根据FFT点数的不同，ROM的读地址expaddr做相应的调整，这样的设计也在很大程度上节省了芯片内的块RAM资源。
3 系统性能
针对本雷达信号处理机对实时性和高精度的要求，我们设计研制出具有自主知识产权的高性能脉冲压缩处理系统，该处理系统具有以下特点：
A 处理系统内部采用24位自定制浮点数据格式，能够兼顾处理系统的资源占用和处理精度。
数据输入为定点数据格式，输出为标准32位浮点数据格式。
B 处理系统工作时，需要依次完成FFT运算、复数乘法运算和IFFT运算。
在进行FFT和IFFT运算时，蝶形运算/乘法运算单元完成蝶形运算操作；在进行复数乘法运算时，该单元完成乘法操作。
这两种操作在实际工程中分时实现，并且共享浮点数规格化处理硬件电路。
C 处理系统中进行FFT/IFFT运算的长度N（N＝2048、1024或512）由雷达信号处理机的控制信号决定。
D 内置三组数据存储器（输入数据RAM、同址运算RAM、输出数据RAM），保证处理系统能全速运行，提高该处理系统的处理能力。
E 旋转因子（N=1024时的FFT运算旋转因子）以上电初值的形式存储在FPGA片内存储器中。
当N=512、256时，其旋转因子从N=1024的旋转因子中抽取得到。
N点IFFT的旋转因子由N点FFT的旋转因子取共扼得到。
实验结果
本雷达信号处理机存在三组时间—带宽指标，分别对其进行理论仿真和实际输出结果对照，其结果如图4、图5和图6所示。
图4 1024点脉冲压缩状态FPGA计算结果与MATLAB计算结果对比图
图5 512点脉冲压缩状态FPGA计算结果与MATLAB计算结果对比图
图6 256点脉冲压缩状态FPGA计算结果与MATLAB计算结果对比图
图4至图6分别对应时宽为60μs、20μs、6μs，带宽均为5M的线性调频信号。
其中，左图对应MATLAB的计算结果，右图为FPGA芯片的输出结果。
可以看到，FPGA芯片的输出结果和MATLAB仿真结果吻合。
经测试验证结果良好，最大误差不超过-76db，在内部时钟频率80MHz条件下，完成1024点FFT 运行时间为146μs ，满足了雷达系统实时处理要求，达到了满意的效果。