ISE原理图输入法设计(第二讲)
第2章 原理图输入设计32
NOT Inst inst2
NOT AND2
OUT1
INPUT VCC
inst1 inst3
AND2
OUTPUT
OUT2
OUTPUT
OUT3
inst4
AND2 OUTPUT
OUT4
inst5
图2.16
2-4译码器原理图
(4)保存文件
在图2.16界面中单击保存文件按 钮 。在默认情况下，“文件名（N）” 的文本编辑框中为工程的名称 “decoder2_4”，单击“保存”按钮即 可保存文件。
单击图2.4中的“Next”按钮，此 时，如果文件夹不存在的话，系统 会提示用户是否创建该文件夹，选 择“Yes”按钮后自动创建，接下来 会弹出图2.5所示的对话框。
没有需要添加的文件和库，直接单击 “Next”按钮即可。
图2.5 添加文件对话框
（3） 选择目标器件 在弹出的对话框中选择目标器件，如 图2.6所示。本例中“Family”选项选择 “cycloneⅡ ”系列器件，在 “Available devices”选项下选择 “EP2C35F672C8”选项，单击“Next” 按钮目标器件选择完毕。
图2.29 功能仿真波形图
图2.30
时序仿真波形图
2.2.5 2-4译码器的编程下载 1.引脚分配
QuartusⅡ的引脚分配是为了对所设计的工 程进行硬件测试，将输入/输出信号锁定在器件 确定的引脚上，单击“Assignments”菜单下 的“Pins”命令弹出的对话框如图2.31所示， 在其下方的列表中列出了本项目所有的输入/输 出引脚名。
可以利用file-create/update-create symbol files from current file生成符号 以供其他图调用.
Lab 1 2 输入逻辑门和全加器的 设计与实现
®www.digilent 25A, No.1369,Dongfang Road, ShanghaiTel:+86-021-******** Fax: +86-021-******** Contains material © Digilent, Inc. 19 pagesLab 1: 2输入逻辑门和全加器的设计与实现基于Digilent BASYS2TM开发板Lab 1: 2输入逻辑门和全加器的设计与实现实验介绍这个实验将指导你通过使用ISE 软件进行简单的2输入逻辑门和全加器的设计与实现。
实验目标∙ 使用ISE 软件设计并仿真。
∙学会硬件设计下载。
实验步骤1. 编写原理图(Schematic)文件并编译2. 软件仿真3. 进行硬件配置实验原理1. ISE 软件是一个支持数字系统设计的开发平台2. 用ISE 软件进行设计开发时基于相应器件型号的。
注意：软件设计时选择 的器件型号是与实际下载板上的器件型号相同。
3. 图1-1所示电路包含6个不同的逻辑门和一个全加器，本实验中用原理图来描述。
图1-1 2输入逻辑门电路a bZ[5]Z[4]Z[3]Z[2]Z[1]Z[0]Step 1新建工程双击桌面上“Xilinx ISE 14.3”图标，启动ISE软件(也可从开始菜单启动)。
每次打开ISE都会默认恢复到最近使用过的工程界面。
当第一次使用时，由于还没有历史工程记录，所以工程管理区显示空白。
选择File New Project选项，在弹出的对话框中输入工程名称并指定工程路径,如图1-2所示。
图1-2点击Next按钮进入下一页，选择所使用的芯片及综合、仿真工具。
计算机上安装的所有用于仿真和综合的第三方EDA工具都可以在下拉菜单中找到，如图1-3所示。
在图中我们选用了Spartan3-100 XC3S100e芯片，采用CP132封装，这是BASYS2开发板所用的芯片。
另外，我们选择Verilog作为默认的硬件描述语言。
ISE软件使用说明(两篇)
引言：概述：ISE软件是由Xilinx公司开发的一款集成电路设计工具，使用该软件可以进行数字电路设计、仿真、验证以及实现等多个阶段的工作。
在设计阶段，ISE软件提供了丰富的组件库和设计工具，方便用户进行电路原理图的绘制和逻辑设计。
在验证阶段，ISE软件可以进行功能仿真和时序仿真，以确保设计的正确性和稳定性。
在实现阶段，ISE软件提供了先进的布局与布线工具，能够将设计转化为实际的电路板。
正文内容：1.安装与启动1.1ISE软件安装包1.2安装ISE软件1.3启动ISE软件2.项目管理2.1创建新项目2.2导入已有项目2.3添加设计文件2.4设定项目属性2.5保存和备份项目3.设计流程3.1电路原理图设计3.1.1组件选择3.1.2连接元件3.1.3设置元件属性3.2逻辑设计3.2.1设计约束3.2.2逻辑优化3.2.3时序约束3.3约束文件编辑3.3.1约束规则3.3.2约束语法3.3.3约束检查3.4时序仿真3.4.1创建仿真波形3.4.2设定初始状态3.4.3运行仿真3.5功能仿真3.5.1设置输入信号3.5.2运行仿真3.5.3分析仿真结果4.仿真与验证4.1时序分析4.1.1设定时钟4.1.2时序路径分析4.1.3时序优化4.2时序约束验证4.2.1满足约束4.2.2修复时序错误4.3灵敏度分析4.3.1设定输入敏感性4.3.2分析敏感性4.4逻辑分析4.4.1切换敏感性4.4.2分析逻辑状态5.布局与布线5.1物理约束5.1.1面积约束5.1.2信号完整性约束5.1.3电源与接地约束5.2布局5.2.1网表导入5.2.2管理物理资源5.2.3进行布局布线5.3时序优化5.3.1满足时序约束5.3.2缩短信号传输路径5.3.3优化时钟分配5.4布线5.4.1管理布线资源5.4.2进行布线5.4.3路由与优化5.5设计规约检查5.5.1检查布局布线规约5.5.2修复设计规约错误总结：引言概述：ISE软件是一款功能强大的集成开发环境工具，广泛应用于数字电路设计和实现。
ISE实例演示步骤
ISE实例演示步骤ISE（Internet of Services）是一种新型的互联网服务架构，它的核心理念是将互联网服务以服务的形式进行管理和协调，使得用户可以更加方便、快捷地共享和使用各种互联网服务。
本文将通过一个ISE实例的演示步骤，详细介绍ISE的工作过程。
第一步：服务注册ISE的第一步是服务注册，在ISE平台上注册要提供的服务。
ISE平台是一个集成的服务管理平台，在这里，服务提供者可以将自己的服务注册到ISE平台上，以便被其他用户使用。
注册服务的方式可以是通过输入服务的相关信息，也可以是通过上传服务的描述文件。
注册完成后，ISE 平台会对服务进行验证和审核，确保服务的质量和可用性。
第二步：服务发现注册完服务后，ISE平台会将该服务加入到服务目录中，以供用户查找和使用。
用户可以通过ISE平台的功能来查找自己需要的服务，也可以通过浏览不同分类下的服务来发现新的服务。
用户可以通过输入关键词、选择分类、或是根据其他用户的评价来找到满足自己需求的服务。
第三步：服务选择当用户找到合适的服务后，可以进一步对服务进行评估和选择。
用户可以查看服务的详细信息，包括服务的功能、质量指标、服务等级等。
用户还可以查看其他用户的评价和评论，以获得对服务的更多了解。
用户可以根据自己的需求和偏好，选择最适合自己的服务。
第四步：服务组合一般来说，用户的需求可能需要多个服务来实现。
在ISE平台上，用户可以通过服务组合功能，将多个服务组合成一个更复杂的服务。
用户可以指定服务间的调用顺序和参数传递方式，以实现特定的业务逻辑。
通过服务组合，用户可以更加灵活地满足自己的需求，实现更加复杂和完整的功能。
第五步：服务调用当用户确定了所需的服务和服务组合后，可以直接在ISE平台上调用这些服务。
用户可以通过界面上的操作来进行服务的调用，也可以通过API、SDK等方式来集成ISE平台的服务调用功能到自己的应用中。
用户调用服务时，可以选择传递参数、输入数据，服务会根据用户的要求进行处理，并返回结果给用户。
ISE使用教程(修改稿)
点击project菜单的New Source
设计输入
• 要完成这个计数器模块，可以在ISE自动生成的代 码框架基础上通过自己编写代码完成，也可使用 ISE的语言模板（ISE Language Template）工具 来完成。 • 选择Edit－＞Language Template或者通过点击工 具栏中最右端的灯泡按钮 来打开语言模板。 在语言模版（Language Template ）窗口中，有 很多Xilinx提供的参考代码片断，找到需要的 counter代码片断。
4、为元件添加连线(add the wire )
注意：在元件端口拉出一小段线段为以后添加网线名称并 设置I/O管教做准备，否则可能添加不上 5、添加网线名（add the branch） 6、设置I/O管理 7、生成器件符号
8、调用项目生成的器件符号，进行系统设计 9、绘制总线 10、检查
谢谢大家！
ISE软件概述
ISE系列软件特点综述
• Xilinx作为当今世界上最大的FPGA/CPLD生产 商之一，长期以来一直推动着FPGA/CPLD技 术的发展。其开发的软件也不断升级换代，由 早期的Foundation系列逐步发展到目前的 ISE10.x系列。 • ISE是集成综合环境(Integrated Software Environment)的简称，是Xilinx提供的一套工 具集，其集成的工具可以完成FPGA/CPLD从 源码输入、仿真、综合到下板调试的整个开发 过程。
几点需要注意的地方
• 用 ModelSim 进行仿真，包括 行为仿真亦 即功能仿真和布局布线后的仿真亦即时序 仿真（详细可以去参考ModelSim教程）
用ISE自带的仿真工具仿真
• ISE仿真工具设置
实验二 原理图输入法设计-4位加法器
实验二四位加法器的设计与仿真——原理图输入法一实验目的通过一个4位加法器的设计掌握QuartusII的原理图输入方法及层次化设计的方法。
二原理说明一个4位加法器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出co与相邻的的高位加法器的最低进位输入信号ci相接。
三实验内容与步骤1.按照参考图2.1完成全加器的设计，包括原理图输入、编译、仿真，并将此全加器电路设置成一个硬件符号入库。
图2.1全加器的设计电路操作步骤：（1）建立设计项目（Project）：与实验一的操作相同。
（2）新建模块/原理图文件，进入图形编辑器方式。
执行File|New命令，选择“Block Diagram/Schematic File ”（模块/原理图文件）。
（3）选择元件。
在原理图编辑窗中的任何一个位置上双击鼠标的左键将跳出一个元件选择窗。
图2.2元件选择对话框（4）编辑图形文件在元件库找到自己想要的元件，放好后连线并添加输入输出端口，画出完整的电路图后保存并编译通过。
（5）对设计项目设置进行仿真：过程与方法与实验一相同。
（6）将设计项目设置成可调用的元件以便调用基本逻辑元件库参数可设置的强函数元件库基本逻辑元件库中的元件 由此输入所需要的元件名MAX+plus 库 图2.3 一位全加器的图形编辑文件图2.4 将一位全加器模块生成符号入库2.建立一个更高的原理图设计层次，调用以上获得的1位全加器构成4位加法器，并完成编译、综合、仿真。
3.设计文件打包上传。
四实验报告：详细叙述4位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；将实验原理、实验过程、仿真结果写进实验报告。
五思考题：为了提高加法器的速度，如何改进以上设计的进位方式？六选作内容：用一片74163和一片74138构成一个具有8路顺序脉冲输出的顺序脉冲产生器。
要求在原理图上标明第1路到第8路输出的位置。
ISE使用指南02
4.3.2 基于ISE的仿真在代码编写完毕后，需要借助于测试平台来验证所设计的模块是否满足要求。
ISE提供了两种测试平台的建立方法，一种是使用HDL Bencher的图形化波形编辑功能编写，另一种就是利用HDL语言。
由于后者使用简单、功能强大，所以本节主要介绍基于Verolog语言的测试平台建立方法。
1．测试波形法在ISE中创建testbench波形，可通过HDL Bencher修改，再将其和仿真器连接起来，再验证设计功能是否正确。
首先在工程管理区将Sources for设置为Behavioral Simulation，然后在任意位置单击鼠标右键，在弹出的菜单中选择“New Source”命令，然后选中“Test Bench WaveForm”类型，输入文件名为“test_bench”，点击Next进入下一页。
这时，工程中所有Verilog Module的名称都会显示出来，设计人员需要选择要进行测试的模块。
由于本工程只有一个模块，所以只列出了test，如图4-30所示。
图4-30 选择待测模块对话框用鼠标选中test，点击“Next”后进入下一页，直接点击“Finish”按键。
此时HDL Bencher程序自动启动，等待用户输入所需的时序要求，如图4-31所示。
图4-31 时序初始化窗口时钟高电平时间和时钟低电平时间一起定义了设计操作必须达到的时钟周期，输入建立时间定义了输入在什么时候必须有效，输出有效延时定义了有效时钟延时到达后多久必须输出有效数据。
默认的初始化时间设置如下：∙时钟高电平时间（Clock High Time）：100ns∙时钟低电平时间（Clock Low Time）：100ns∙输入建立时间（Input Setup）：15ns∙输出有效时间（Output Valid）：15ns∙偏移时间（Offset）：100ns单击“OK”按钮，接受默认的时间设定。
测试矢量波形显示如图4-32所示。
编程软件ispLEVER与原理图输入
从菜单上选择Source项，选择new。 在对话框中，选择Schematic(原理图)，并按OK。 输入文件名demo，确认后按OK。 现在出现了如图所示的原理图编辑器，可以开始绘制原理图了。
ISP器件的三种逻辑设计方法
4. 建立元件符号（Symbol）
ispLEVER工具的一个非常有用的特点是能够迅速地建立起一张原理 图的符号。通过这一步骤，你可以建立一个可供反复调用的逻辑宏 元件，以便放置在更高一层的原理图纸上。
编译、模拟、器件适配与下载
在系统可编程器件设计步骤
1.创建新设计项目 设计的第一步，它的任务是建立一个项目，包括项目文 件和项目标题。 2.选择器件 在器件选择窗口中选择要使用的器件。针对某个可编程 器件进行设计时，建立项目后，应首先选择器件。 3.输入和修改源文件 设计过程中最重要的一步。所有的设计思想通过源程序 的形式输入计算机。一个项目可能由一个或多个源文件组成。
ISP器件的三种逻辑设计方法
ISP器件的三种逻辑设计方法 由原理图与ABEL-HDL语言混合输入
1.创建一个新的设计项目 2.建立顶层的原理图
选择Source->New...，在对话框中选Schematic，并按OK。在 文本框中输入文件名top.sch，并按OK。 进入原理图编辑器，调用自行创建的元件符号。选择Add菜单中 的symbol项，这时会出现Symbol Libraries对话框，选择Local的 库，你会注意到在下部的文本框中有一个叫demo的元件符号，这就 是你在上一步中自行建立的元件符号。 选择demo元件符号，并放到原理图上的合适位置。
在系统可编程器件设计步骤
4.编译与优化 原理图和ABEL-HDL文件必须经过编译。编译用途和其 他语言是一样的。若不能通过编译，则需返回修改源文件。 5.仿真 目的是对设计的正确性进行检验。从功能上对设计的正 确性进行检查，它假定信号的传输时间为0，与适配器的时 间无关。若仿真结果与设计要求不符，则需修改设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
注意： 文件夹名不能用中文，且不可带空格。
物理与电子工程学院 19
物理与电子工程学院 20
主要步骤
创建工程 创建新文件 绘制原理图 添加引脚 添加元件 链接元件 给连线取名 检查错误 模块符号制作 产生HDL程序 波形仿真 综合、实现、下载
物理与电子工程学院 21
物理与电子工程学院 46
模块符号外形
物理与电子工程学院 47
生成的符号
物理与电子工程学院 48
创建顶层文件
物理与电子工程学院 49
仿真、实现、下载…
物理与电子工程学院 50
课后习题
请画出FPGA设计流程的框图，并解释每 一步的含义。
物理与电子工程学院 51
物理与电子工程学院
9
ISE安装演示8
9.安装完成。
在桌面上出现5个图标。 接下来需要对软件进行设置。
物理与电子工程学院 10
ISE安装演示9
10.双击桌面Xilinx ISE 10.1图标，打开ISE开发环 境。在“Edit”菜单栏中点击“Preferences..”
物理与电子工程学院 11
ISE安装演示10
物理与电子工程学院
4
ISE安装演示3
4.点"Next"，提 示输入注册码，
注册码：18D6AJU4EK7PWTKBN7UL2KR93
物理与电子工程学院
5
ISE安装演示4
5.选择安装产品。 默认安装(选择第2 ~6项)需要8.7G的 空间。 建议默认安装 如果硬盘空间不够， 可去掉后两个选项, 需要6.8G大小。
创建工程，选择目录
物理与电子工程学院 22
选择器件，综合、仿真工具
物理与电子工程学院 23
工程汇总报告
物理与电子工程学院 24
物理与电子工程学院 25
空工程，添加原理图文件
物理与电子工程学院 26
添加原理图文件
物理与电子工程学院 27
物理与电子工程学院 28
Tools/ Create I/O markers…
物理与电子工程学院 41
下载配置
物理与电子工程学院 42
物理与电子工程学院 43
五、设计流程归纳（ISE）
设计输入 设计综合 设计实现 仿真验证 编程下载
物理与电子工程学院 44
六、层次化设计
模块符号制作：Tools/Symbol Wizard
物理与电子工程学院 45
模块符号端口
XPS和XPS SDK：SOPC设计
物理与电子工程学院 14
课下任务：
1.安装ISE开发套件
2.先熟悉ISE开发环境
物理与电子工程学院 15
二、ISE的构成
物理与电子工程学院 16
三、ISE的设计流程
设计综合
物理与电子工程学院 17
设计实现
物理与电子工程学院 18
四、ISE的设计步骤
以1位全加器设计为例讲述ISE 图形输入方式设计流程
物理与电子工程学院 34
至此，保证了设计的逻辑正确性！
下面是具体的器件实现过程。
物理与电子工程学院 35
引脚约束
物理与电子工程学院 36
等效约束文件
物理与电子工程学院 37
综合
物理与电子工程学院 38
实现
物理与电子工程学院 39
后仿真，时序仿真
物理与电子工程学院 40
产生编程文件，下载
也可稍后用add / I/O marker菜单， 或者快捷工具按钮 ，稍后添加
物理与电子工程学院 29
将所需元件全部调入原理图编辑窗口
连接好的原理图
物理与电子工程学院 30
行为级波形仿真—激励波形
物理与电子工程学院 31
编辑激励波形
物理与电子工程学院 32
激励波形图
物理与电子工程学院 33
行为级波形仿真结果
11.设置WebTalk 在Preferences对 话框中，单击左侧的" webTalk"，去掉"Don' t show the Webtalks Send Progress dialo g box during send", 选择"Use the sel ected E-mail toll"， 下面的选择为空。
ISE 原理图输入法设计方式
原理图设计HDL设计
物理与电子工程学院 1
一、ISE安装演示
软件安装的基本硬件要求如下：CPU在P III以上，内 存大于256M，硬盘大于4G的硬件环境安装。为了更好 地使用软件，至少需要512M内存，CPU的主频在2GHz 以上。 使用的集成开发环境是ISE 9.1或10.1， 仿真工具可以用ModelSim 6.2b，综合工具Synplify Pro 8.8。 其中ISE、ModelSim软件和Synplify软件不同版本 之间的差异不是很大，所以操作和设计结果的差别也 是很小的。
初学者，仅用ISE默认的仿真和综合工具即可。
物理与电子工程学院
2
ISE安装演示1
1.双击Xilinx_ISE_10.1. iso，即将镜像文件放 到虚拟DVD驱动器中。
2.打开“我的电脑”， 双击打开虚拟出的DVD 驱动器
物理与电子工程学院
3
ISE安装演示2
3.点击Setup.exe, 进入安装界面。
物理与电子工程学院
6
ISE安装演示5
6.选择安装路径。
默认是C:\Xilinx\1 0.1，可以更换路径， 但不能有中文。
物理与电子工程学院
7
ISE安装演示6
7.接下来就是安装 过程了，大约需要 50分钟。
物理与电子工程学院
8
ISE安装演示7
8.在安装最后阶段， 会弹出提示升级对 话框。
点"Cancel"取消升 级即可。
物理与电子工程学院 12
பைடு நூலகம்
ISE安装演示11
15.设置Update
单击左侧的"Xi linxUpdate"，去 掉"Automatically check for sorftw are updates"。最 后别忘了点"OK"。
物理与电子工程学院 13
ISE安装演示12
16.功能介绍 iMPACT：用来下载配置程序 MySupport：连接Xilinx官方网络 ISE：用于硬件逻辑设计、实现等功能