数字电子技术练习题完整
数字电路试题五套(含答案)
五、用74LS161构成六进制计数器，用两种方法实现，并画出状态图。74LS161的功能表
如下所示。（16分）
六、试分析下图的逻辑电路，写出电路的驱动方程、状态方程、列出状态转换真值表、画出状态转换图，说明电路的逻辑功能。（20分）
2、1） 2）
《数字电子技术》试卷三
一、填空题（共19分，每空1分）
1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD
4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其 和 端应接电平。
2.判断函数 是否会出现竞争冒险现象。（10分）
3.用数据选择器实现函数Z=F(A,B,C)=Σm(0,2,4,5,6,7)（10分）
X2
X1
X0
D0D1D2D3D4D5D6D7
4.下列电路为几进制计数器？画出状态转换图。（12分）
5.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换表、状态转换图、说明其逻辑功能。（18分）
3.
X2
X1
X0
D0D1D2D3D4D5D6D7
4.10进制计数器。从0110 1111
5.驱动方程：J1=K1=1
J2=K2=
J3=K3=
输出方程：C＝
状态方程：
从000 111
同步8进制加法计数器，当计数到111状态时C输出1
《数字电子技术》试卷五
一、填空题（20分）
1．数字信号只有和两种取值。
数字电子技术练习题及答案
数字电子技术练习题及答案一、填空题1、(238)10＝( 11101110 )2 ＝( EE )16。
(110110.01)2＝( 36.4 )16＝( 54.25 )10。
2、德•摩根定理表示为 B A +＝( B A ⋅ ) , B A ⋅＝( B A + )。
3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。
4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ⋅+=⊙ ) 。
5、组成逻辑函数的基本单元是（ 最小项 ）。
6、与最小项C AB 相邻的最小项有( C B A )、( C B A ⋅ ) 和 ( ABC ) 。
7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。
复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。
8、9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。
11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。
在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。
12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。
(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。
14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。
15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。
16、T TL 与非门的多余输入端不能接（ 低 ）电平。
17、18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。
19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。
数字电子技术练习题完整
5、若将一个异或门（输入端为A、B）当作反向器使用，则A，B端应按连接。
A、A或B中有一个接1 B、A或B中有一个接0
C、A和B并联使用D、不能实现
6、如图所示的电路，输出F的状态是
A、AB、A
C、1D、0
7、如果编码0100表示十进制数4，则此码不可能是。
C、可用前级的输出作为后级触发器的时钟
D、可用后级的输出作为前级触发器的时钟
15、设模值为36的计数器至少需要个触发器。
A、3 B、4 C、5 D、6
16、一个4位移位寄存器原来的状态为0000，如果串行输入始终为1，则经过4个移位脉冲后寄存器的内容为。
A、0001 B、0111 C、1110 D、1111
11、下图所示的电路是逻辑电路。
A、或门B、与门C、或非门D、与非门
VCC
12、三极管作为开关时工作区域是。
A、饱和区+放大区B、击穿区+截止区
C、放大区+击穿区D、饱和区+截止区
13、下逻辑图的逻辑表达式为。
A、 B、
C、 D、
14、同步计数器是指的计数器。
A、由同类型的触发器构成的计数器
B、各触发器时钟连在一起，由统一时钟控制
10、与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的___ ___;还与电路有关。
11、已知ROM有24位地址输入，8位数据输出，该ROM能够存放
个8位数据。
12、A/D转换的基本步骤是、保持、量化、四个。
13、如果对全班50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为，该电路的输出代码至少有位。
余3码加法规则:
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。
A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。
A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。
A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。
A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。
A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。
A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。
答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。
答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。
数字电子技术考试题及答案
数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。
数字电子技术习题和答案
习题一、填空题1．( 2分) 一个10位地址码、8位输出的ROM ，其存储容量为 。
2．( 2分) 如果对键盘上108个符号进行二进制编码，则至少要 位二进制数码。
3．( 2分) 在下列JK 触发器、RS 触发器、D 触发器 和T 触发器四种触发器中，具有保持、置1、置0和翻转功能的触发器是 。
4．( 2分)为了暂存四位数据信号可用 个触发器构成数据寄存器。
5．( 2分) C A AB Y +=，Y 的最简与或式为 。
6．( 2分) 电路如图1，电路的逻辑表达式Ｆ 。
图 1 图 27．(2分) 由555定时器组成的电路如图2，回差电压是 V 。
8．( 2分)设逐次比较型A/D 转换器的参考电压U REF =8V , 输入模拟电压3.5V 。
如果用６位逐次比较型A/D 转换器来实现，则转换器输出的６位码是 。
9．(2分) 四输入TTL 或非门，在逻辑电路中使用时，有2个输入端是多余的，应将多余端接 。
10．( 2分)若每输入1000个脉冲分频器能输出一个脉冲，则由二进制加法计数器构成的分频器需要 个触发器。
11. 在TTL 、CMOS 逻辑族中，在电源电压值相同时，噪声容限大的是_______________．12．F=A B +BD+CDE+A D 最简的与或式是_______________．13．试将函数F A B C AC BC AC A B AB (,,)()=++++，简化成与或表达式F =_____________．14．若某二进制DAC 的最大输出电压是8V ，能分辨的最小输出电压是8mV ，则该转换器输入数字的位数N 至少为 。
15．请写出下图S 的表达式 。
CO 的表达式 。
二、选择题1、是8421BCD 码的是（ ）。
A 、1010B 、0101C 、1100D 、11012、和逻辑式BC A A + 相等的是（ ）。
A 、ABCB 、1+BC C 、AD 、BC A +3、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式Y= （ ）。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
数字电子技术习题附答案
注意：红色字体部分为简略参考答案，解题过程不全一、填空题。
面、不详细。
1.基本的逻辑门电路有，，S , %。
1 ---------------2.基本逻辑运算有与、或、非3种。
3.描述逻辑函数各个变量取值组合与函数值对应关系的表格叫里值表。
4.十进制数72用二进制数表示为1001000，用8421BCD码表示为皿10010。
二进制数111101用十进制数表示为_6L5.数制转换：(8F)16 = ( 143 )10= ( 10001111)2= (217 )8；(3EC)H = ( 1004 )D；(2003) D = (11111010011)B= ( 3723)O。
6.有一数码10010011,作为自然二进制数时，它相当于十进制数14L，作为8421BCD码时，它相当于十进制数93 _。
7. (35.75)10=( 100011.11 )2 = ( 00110101.01110101 )8421BCD。
8.在8421BCD码中，用工位二进制数表示一位十进制数。
9.在逻辑运算中，1+1=」；十进制运算中1+1= / ；二进制运算中1+1= 1010、表示逻辑函数功能的常用方法有逻辑表达式、逻辑真值表、卡诺图等。
11.将2004个“1”异或得到的结果是(0 )。
12. TTL门电路中，输出端能并联使用的有OC门和三态门。
13.在TTL与非门电路的一个输入端与地之间接一个10K Q电阻，则相当于在该输入端输入_高电平。
14. TTL与非门多余输入端的处理方法通常有接至正电源,接至固定高电平,接至使用端。
15. COM逻辑门是上极型门电路，而TTL逻辑门是辿极型门电路。
16.与TTL电路相比，COM电路具有功耗加、抗干扰能力出、便于大规模集成等优点。
17. TTL门电路的电源电压一般为 5 V, CMOS电路的电源电压为3-18 V。
18. OC门的输出端可并联使用，实现线与功能；三态门可用来实现数据的双向传递、总线结构等19.三态门输出的三态为1、0、高阳态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D、可用后级的输出作为前级触发器的时钟
15、设模值为36的计数器至少需要个触发器。
A、3 B、4 C、5 D、6
16、一个4位移位寄存器原来的状态为0000，如果串行输入始终为1，则经过4个移位脉冲后寄存器的内容为。
A、0001 B、0111 C、1110 D、1111
3、时序逻辑电路由组合逻辑电路和两部分组成。
4、（13）D=（）B=（）H=8421BCD码。
5、A 1 0 1 1 0 1 0=
6、时序逻辑电路可分为Mealy型和型。
7、JK触发器转换成D触发器，需要J=，K=。
8、欲把输入的正选波信号转换成同频率的矩形波信号，可以采用电路。
9、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为
A、8421BCD码B、5211BCD码
C、2421BCD码D、余3循环码
8、下列电路中，属于组合逻辑电路的是
A、计数器B、寄存器C、数值比较器D、触发器
9、 的反函数为Y=（）。
输入变化为时，输出可能有竞争冒险。
A、01→10 B、00→10 C、10→11 D、11→01
11、下图所示的电路是逻辑电路。
A、或门B、与门C、或非门D、与非门
VCC
12、三极管作为开关时工作区域是。
A、饱和区+放大区B、击穿区+截止区
C、放大区+击穿区D、饱和区+截止区
13、下逻辑图的逻辑表达式为。
A、 B、
C、 D、
14、同步计数器是指的计数器。
A、由同类型的触发器构成的计数器
B、各触发器时钟连在一起，由统一时钟控制
命 题
教 师
教研室
主任签名
教学院长
签名
成绩统计表
题号
一
二
三
四
五
六
七
八
合计
得分
考生姓名：____________学号___________专业班级
一、选择题（每题1分,共20分.注意：将答案写在下面的方框里面）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
1、能实现并/串或串/并转换的部件是。
A、100 B、111 C、011 D、001
5、若将一个异或门（输入端为A、B）当作反向器使用，则A，B端应按连接。
A、A或B中有一个接1 B、A或B中有一个接0
C、A和B并联使用D、不能实现
6、如图所示的电路，输出F的状态是
A、AB、A
C、1D、0
7、如果编码0100表示十进制数4，则此码不可能是。
可转换为4位并行数据输出。
A、8ms B、4ms
C、8μs D、4μs
20、555定时器构成的单稳态触发器输出脉宽tw为。
A、1.3RC B、1.1RC C、0.7RC D、RC
二、填空题（每空1分,共20分。）
1、由n位寄存器组成的扭环型移位寄存器可以构成进制计数器。
2、对于JK触发器，若J=K，则可完成触发器的逻辑功能。
17、若4位二进制加法计数器正常工作时，由0000状态开始技术，则经过43个输入计数脉冲后，计数器的状态应该是。
A、0011 B、1011 C、1101 D、1110
18、动态随机存储器DRAM是靠来存储信息的。
A、MOS管的输入电阻B、电容
C、触发器D、RC电路
19、一个4位串行数据输入4位移位寄存器，时钟脉冲频率为1KHz，经过
10、与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的___ ___;还与电路有关。
11、已知ROM有24位地址输入，8位数据输出，该ROM能够存放
个8位数据。
12、A/D转换的基本步骤是、保持、量化、四个。
13、如果对全班50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为，该电路的输出代码至少有位。
设计一个序列信号发生器，要求在一系列脉冲CP的作用下，能够周期性地输出“00010111”的序列信号。（芯片符号如图示）完成连线图。
A、移位寄存器B、全加器C、计数器D、编码器
2、下列哪个元件是数模转换器（）
A、ADC0809 B、NE555 C、DACCB7520 D、74LS00
3、下列关于异或运算的式子中，不正确的是
A、A A=0B、
C、A 0=AD、A 1=
4、要使3-8译码器74LS138工作，使能控制端S1 2 3的电平信号应该是。
6、试分析图示时序逻辑电路。设触发器的初态为00。（10分）
要求：
（1）写出驱动方程、状态方程和输出方程。
（2）画出当X=l时的状态图。
（3）说明当X=l时该电路的功能。
四、设计题。
1、已知4位超前进位加法器有74LS283的逻辑图如图所示，现用两片74LS283与基
本的门电路构成两个余3码加/减法控制电路。当控制信号M=0时，将进行两个余3码的加法运算，当M=1时，将进行两个余3码减法运算。
4、分析下图所示的PROM阵列逻辑图，设A1A0，B1B0均为两位二进制数，（7分）
要求：
（1）列出真值表。
（2）写出输出函数表达式。
（3）且说明该电路功能。
5、采用并行进位方式将两片十六进制加法计数器74LS161构成模为16×16=256的同步加法计数器。（8分）
注意：此题的答案直接在本题上面做。
14、逻辑函数F=A + B的对偶函数FD=。
(1)利用公式法进行化简。（5分）
(2)利用卡诺图化简（5分）
给定约束条件为
2、试用与非门和非门设计一个两位二进制数平方器，并画出逻辑图。输入变量AB表示一个两位二进制数，输出WXYZ为四位二进制数。（8分）
3、试画出用3线-8线译码器74LS138和门电路产生的如下多输出逻辑函数的逻辑图。要求写出分析步骤。74LS138的逻辑图如图所示：（7分）
余3码加法规则:
(a)使用二进制加法规则，把余3码相加，得到未修正的和数。
(b)若相加后未产生进位，则在未修正的和数中减去0011(即3)，得余
3码形式的和(减3即加上3的补码1101)。
(c)若相加后产生进位，则在未修正的和数中加上0011(即3)，得余3码形式的和。
要求：画出电路连线图。
2、利用芯片74LS161（四位同步二进制计数器）和74LS151（八选一数据选择器）