四路抢答器的设计制作
数字四路抢答器设计方案
数字四路抢答器设计方案一、设计任务设计并制作一个四路抢答器。
二、设计要求1.抢答器供4人比赛用，分别有A，B，C，D表示。
2.当按下清零开关时电路复位，这时可以进行下一轮比赛。
3.抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，在LCD数码管上显示，且蜂呜器发出声音。
注：选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
三、设计方案与总体设计1.本设计主要由COMS系列数字集成电路CD4511、CD4001、NE555等组成。
2.其工作原理为：接通电源后，将开关拨到”清除”状态，抢答器处于禁止状态,编号显示器不亮；将开关置于“开始”状态，抢答器开始工作。
在抢答时，抢答器完成：优先判断、编号锁存、编号显示、蜂呜发音。
当一轮抢答之后，如果再次抢答必须再次操作“清除”和“开始”状态开关抢答器才能工作。
四、单元电路设计1.开关、编码电路电路中，R1、R2、R3、R4、用于分压，当任一开关按下时，相应的输出为高电平，否则为低电平。
电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对应的线上（只有一个为高电平的可省略二极管）,其中二极管的作用是防止短路。
当某个开关按下时,与它相连的输出线将为高电平,其它输出线为低电平,输出既为这个开关的8421码（BCD码）。
2.编码表（1）这部分电路要求将编码电路送入8421码,译为十进制数（对应各个抢答者的编号）并驱动七段数码显示管显示出答题者的编号。
CD4511是一块BCD-十进制译码/驱动器，并带有锁存埠。
其引脚排列图如图所示：CD4511引脚排列图：(2)显示电路如下：3.控制电路（1）这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其它选手按键操作无效；三是防止提前按键。
（2）控制电路图按下未按下“开始”按钮前，CD4511BLANKING引脚为低电平，CD4511不工作，可防止抢答者提前按键。
毕业设计——四路智力竞赛智能抢答器【范本模板】
摘要和关键词本文主要围绕四路选手抢答电路的设计和制作而展开叙述的,叙述了电路设计的过程。
该电路主要包括电源电路、抢答显示电路、倒计时电路和脉冲电路构成。
电源电路提供稳定的5V电源，抢答显示电路能够锁存抢先获得抢答权的选手编号,倒计时电路能够对选手答题时间进行控制，脉冲电路为电路提供秒脉冲信号。
关键词:抢答电路仿真电路板倒计时目录一.绪论..。
.。
.。
.。
.。
..。
.。
..。
.。
.。
..。
11.1 设计任务与要求.。
....。
..。
.。
.....。
..。
....。
.。
.。
..。
.。
..。
11.2 设计方案.。
..。
..。
....。
....。
.....。
.。
.。
.。
..。
.。
.。
..。
1二。
模块设计及仿真..。
.。
.。
.。
...。
.....。
..。
.。
.。
.。
22。
1 仿真软件介绍。
.。
.。
.。
....。
.。
..。
.。
...。
..。
....。
..。
.。
22.2 电源电路的设计和仿真...。
.。
...。
.。
.。
..。
.。
...。
...。
......。
.。
32.3 抢答显示电路。
...。
.。
..。
..。
...。
.。
..。
.。
.。
.。
...。
..........。
.。
42.4 定时电路.....。
..。
.。
..。
.。
.。
..。
.。
.。
...。
.。
....。
...。
...。
.。
52。
5 脉冲电路..。
..。
.。
..。
..。
.。
.。
.。
.。
...。
.。
.。
..。
..。
.。
.。
(5)三. 元件及封装选择。
..。
.。
.。
..。
...。
.。
.。
..。
.。
63.1 74LS279锁存器。
.。
.。
.。
...。
.。
.....。
....。
.。
..。
..。
..。
..。
.。
.。
63.2 优先编码器 74LS148。
.。
.。
.。
......。
..。
.。
.。
...。
......。
..。
.。
.7 3.3 555定时器。
..。
.。
..。
..。
..。
..。
......。
...。
..。
.......。
...。
..9 3.4 译码器及应用.。
基于Multisim四路抢答器设计
EAD实训课程设计报告课题基于multisim的四路抢答器设计教师专业13电气工程及其自动化学号姓名2016、4、28一．设计题目基于Multisim四路抢答器设计二．主要内容设计4人数字式竞赛抢答器三．具体要求（1）在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，组成设定一个抢答按钮供参赛者使用。
（2）设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被抢按下时，抢答开始（允许抢答），打开后抢答电路清零。
（3）抢答器具有一个抢答信号的鉴别、锁存及显示功能。
即有抢答信号输入（参赛者的开关中任意一个开关被按下）时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发生声响。
此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。
四．进度安排第一天上午：介绍设计所用仿真软件；布置任务，明确课程设计的完整功能和要求。
下午：图书馆查阅资料。
第二天全天：消化课题,了解设计要求，明确被设计系统的全部功能。
第三天全天：确定总体设计方案，画出系统的原理框图。
第四天全天：绘制单元电路并对单元电路进行仿真。
第五天全天：分析电路，对原设计电路不断修改，获得最佳设计方案。
第六天上午：完成整体设计并仿真验证。
下午：准备课程设计报告。
第七天上午：对课程设计进行现场运行检查，给出实践操作成绩。
五．成绩评定成绩分为三部分：考勤占30%，实践操作占40%，课程设计报告占30%基于Multisim四路抢答器设计一．设计内容基于Multisim四路抢答器设计二．设计目的及要求1．掌握抢答器的工作原理及其设计方法2. 学会用Multisim10软件操作实验内容3. 掌握设计性试验的实验方法基本要求：(1)在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。
(2)设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始（允许抢答），打开后抢答电路清零。
四路抢答器的设计(C51)
case 0xf7: //键 4 按下:一号选手抢答处理 if(start_flag==0) //犯规操作处理 {
//
j[0]=1; display(); P3=0xf9; delay(200); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) break; else { P3=0xef; sec=8; TR0=1; j[0]=1; buffer_zone(); display(); qiang_flag=1; } break;
/********显示函数***********/ void display() { temp=0xfe; for(k=0;k<8;k++) { P2=temp; P0=i[j[k]]; delay(2); temp=_crol_(temp,1); } } /*********函数初始化*********/ void inti0() { TMOD=0x01; TH0=(65535-50000)/256; TL0=(65525-50000)%256; EA=1; ET0=1; TR0=0; } /********中断函数**********/ void zd() interrupt 1 { TH0=(65535-50000)/256; TL0=(65525-50000)%256; m++; if(m==20) { m=0; sec--; buffer_zone(); if(sec<=0) { P3=0xf5; delay(400); P3=0xf7; TR0=0; j[0]=11; j[6]=11; j[7]=11; while(1); }
case 0xdf: //键 6 按下:三号选手抢答处理 if(start_flag==0) //犯规操作处理 { j[0]=3; display(); P3=0xf9; delay(200); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) //超时或已有选手抢答处理 break; else { TR0=1; P3=0xbf; j[0]=3; display(); sec=8; // buffer_zone(); qiang_flag=1; } break; case 0xbf: //键 7 按下:四号选手抢答处理 if(start_flag==0) //犯规操作处理 { j[0]=4; display(); P3=0xf9; delay(110); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) //超时或已有选手抢答处理 break; else { TR0=1; P3=0x7f; j[0]=4; display(); sec=8;
四路智力竞赛抢答器设计.
吉林建筑大学电气与电子信息工程学院数字电子技术课程设计报告设计题目：四路竞赛抢答电路专业班级：信工131班学生姓名：学号：指导老师：设计时间：前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非抢答器的设计与制作智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短时间内，使人们增加一些科学知识和生活常识。
常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
如果在抢答中，只靠人的视觉是很难判断出哪组先答题。
这次设计就是用几个触发器以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题。
本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。
目录前言 (4)一 . 课程设计目的 (5)二 . 课程设计题目与内容 (5)三 . 系统设计方案 (7)四 . 电路工作原理 (8)五 . 单元电路设计参数计算及元器件选择 (11)六 . 完整电路图 (16)七 .需要的元器件清单： (17)八 . 总结与体会 (18)九 . 参考文献 (20)一、课程设计目的：数字电子技术课程设计是数字电子技术课程的实践性教学环节，是对学生学习数字电子技术的综合性训练，这种训练是通过学生独立进行某一课题的设计、安装和调试来完成的，训练学生综合运用学过的数字电子技术的基本知识，独立设计比较复杂的数字电路的能力。
通过数字电路课程设计使学生做到：1、综合运用电子设计课程中所学到的理论知识，独立完成一个设计课题。
2、通过查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。
经典四路抢答器课程设计
四路抢答器课程设计设计参考一、数码抢答器1.设计要求（1）8个参赛选手，用0~7号表示，抢答赛中，锁定并显示最先抢答选手号。
（2）报警提醒主持人等功能。
（3）主持人控制电路。
2．课题涵盖的知识点编码器、锁存器、脉冲发生器、译码器、三极管的开关特性应用等知识。
3．设计课题中部分单元电路的原理说明（1图1.1 数码抢答器的整机工作原理构图数码抢答器的整机工作原理构图如图1.1所示。
图1.2 数码抢答器实验板。
图1.3提供了一种供参考用的整机电路图。
电路组成如下：U1组成8线3线编码器，U3、U7A形成锁存脉冲，其中C1有延时作用，74LS175锁存编码信号，S9为主持人复位开关，U6、SMG1组成译码显示电路，U5、U7B组成报警电路。
图1.2 数码抢答器实验板（2）编码器按照预先的约定用文字、数码、图形等字符或图片表示特定对象的过程统称为编码，如学生的学号、考号、邮编等都属于编码，但在数字、微机、单片机等系统中，多利用多位的二进制数码0和1按照某种预先约定的规律排列，组成不同的数码，表示某一具体特定事物或含义，之所以编为二进制码是因为二进制数便于进行存储、运算等各种数字信号处理，而且电路实现简单。
在本项目中为了便于锁存、显示抢答的选手号，可利用二进制编码器将8位选手的按键号编为3信二进制数码。
编码器可以用小规模集成电路设计而成，也可以直接用中规模集成电路如8线-3线编码器74148来实现。
此电路如有74147还可以有10个输入抢答端。
（3）译码显示器本项目可采用七段数码显示译码器。
其作用是将8421BCD码译码后通过数码管显示出来，译码是编码的逆过程。
数码管是由发光二极管显示字段的显示器件，在数字电路和单片机中广泛采用的是七段数码管，这种数码管的显示字段各对应一个发光二极管，根据发光二极管在数码管内部的连接形状不同分为共阴极和共阳极两种。
可编辑修改图1.3 供参考用的整机电路图精品文档驱动共阴数码管的显示译码器可采用MC14511，其功能表如表1.1。
四路抢答器设计方案
设计方案设计题目：四路抢答器设计与制作院系航空电子电气工程学院专业航空电子信息班级航电1301班学号201300021047姓名陈剑指导老师李雪二〇一五年10月22日一、总体设计思路（一）、设计任务与要求1、抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0~S3和四个发光二极管表示。
2、设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3、抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在发光二极管和数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"开始"键后，定时器进行增计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
5、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6、如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
（二）、四路抢答器总体方框图如下图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
总体设计框图二、设计方法和技术来源路线1、熟悉掌握单片机开发流程2、根据要求查阅资料，完成硬件电路图的设计3、软件流程图设计，编写软件程序4、进行软硬件仿真测试5、请教指导老师、帮助解决出现的问题和困难6、完善电路，使电路性能达到设计要求三、设计需要的工具设备1、笔记本电脑2、Office办公元件、keil软件、potues软件、Altium Designer软件3、单片机开发板一块4、万用表四、成果理想效果系统框图、硬件电路图、仿真图、程序，硬件调试成功五、依据技术规范或标准设计方案严格按照国家关于电子产品的设计，电子产品工艺、节能环保等标准设计。
基于Multisim的四路抢答器实验报告
基于Multisim的四路抢答器实验报告说明抢答器是一种在教学、培训等活动中广泛使用的设备。
它可以让学生在课堂上进行互动，提高课堂效率和教学质量。
本实验采用Multisim软件实现了一种四路抢答器。
本文将介绍该抢答器的设计、测试和结果分析。
设计相应材料本实验所需材料如下：1. Multisim软件2. 按钮模块4个3. 7段数码管显示模块4个4. 计时器555电路芯片1个5. 与非门芯片1个6. 逻辑门芯片1个7. LED灯4个8. 蜂鸣器1个9. 电阻若干10. 导线若干电路图本抢答器的电路图如下图所示：其中，K1、K2、K3、K4为四个按键模块，D1、D2、D3、D4为四个7段数码管显示模块。
各个按键模块设置不同的按键编码，同时通过复用7段数码管显示模块，使得仅有一个数码管被激活。
计时器555芯片与与非门芯片共同实现了抢答器的计时和逻辑判断操作，逻辑门芯片和LED灯与蜂鸣器一起完成最终的音光提示。
测试与结果分析本抢答器的测试结果表明，它可以较好地完成四路抢答的功能。
当按下某一路按键时，该路数码管会显示相应的编码，同时其他三个数码管被关闭。
此时，计时器开始计时。
如果其他三个按键先于该键被按下，相应按键模块被锁定，LED灯亮起，蜂鸣器发出声音。
如果该键在其中任意一路键按下后被按下，则该键模块被锁定，相应的LED灯亮起，蜂鸣器发出声音，同时计时器停止。
在进行多次测试后，抢答器表现出了较为稳定的性能。
总结本实验采用Multisim软件实现了一种四路抢答器。
通过计时器、逻辑门、LED灯和蜂鸣器等多个模块的组合，实现了对多路按键的响应和妥善处理。
这种抢答器具有简单明了、易于使用和功能完备等特点，适用于各种现场教育、培训和竞赛场合中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 模块2.1 组合逻辑电路的分析与设计 • 模块2.2 常用组合逻辑部件 • 模块2.3 组合逻辑电路中的竟争与冒险 • 模块2.4 项目的实施
返回
模块2.1 组合逻辑电路的分析与设计
• 数字电路根据逻辑功能的不同特点，可以分成两大类:一类叫组合逻 辑电路(简称组合电路);另一类叫做时序逻辑电路(简称时序电路)。
模块2.1 组合逻辑电路的分析与设计
• 2. 1. 2组合逻辑电路的设计
• 组合逻辑电路在实际应用中，常遇到这样一类问题:根据给出的逻 辑要求，优化设计出实用的逻辑电路，然后根据设计结果，选择适当 的集成电路芯片及元器件，经过组装调试，做出符合要求的应用电路。
• 现在很多常用的组合逻辑电路已被做成标准集成电路，现成产品在 市场上都可以买到。
• 利用异或门组成的全加器如图2一9所示。 • 以上的全加器只能实现一位二进制数的加法，要实现多位二进制数
的加法，可用多个一位全加器级联实现，将低位片的进位输出信号接 到高位片的进位输入端。图2一10所示是一个4位二进制数的加法电 路。这种电路仅在低位片完成加法运算，确定了进位信号之后，高位 片才能进行加运算，因此速度较慢。实际应用中，通常选用4位超前 进位加法器组件，其运算速度很快。
成的，加法器是实现加法运算的核心电路。在例2 -4中，是在不考虑 低位进位情况下完成一位二进制加法运算的半加器。而在进行多位二 进制加法运算时，必须考虑低位的进位。
上一页 下一页 返回
模块2.1 组合逻辑电路的分析与设计
• 将两个1位二进制数及低位进位数相加的电路称为全加器。如设两个 多位二进制数相加，第i位上的两个加数分别为Ai、 Bi，来自低位的 进位为Ci-1，本位和数为Si，向高位的进位数为Ci，则全加器的运算 规律真值表如表2一6所示。
• (1)分析设计要求，确定逻辑变量，在进行组合电路设计之前，要 仔细分析设计要求，确定哪些是输入量、哪些是输出逻辑变量，并对 其状态分别用“0”和“i”加以赋值。
• (2)列真值表。将输入变量的所有取值组合和与之相对应的输出函 数值列表，即得真值表。注意，不会出现或不允许出现的输入变量取 值组合可以不列出。如果列出，可在相应的输出函数处记上“x”号， 化简时可作约束项处理。
上一页 下一页 返回
模块2.1 组合逻辑电路的分析与设计
• (3)化简。用卡诺图法或公式法进行化简，以得到最简逻辑函数表达 式。
• (4)画逻辑图，根据化简后的逻辑函数表达式，画出符合要求的逻辑 图。
• (5)选择适当的元器件，按设计好的组合逻辑电路图搭接线路。 • 在数字系统中，任何复杂的二进制运算都是通过加法运算来变换完
•、真值表(或功 能表)、逻辑图、卡诺图、波形图等5种。在小规模集成电路中，用逻 辑函数表达式的居多;在中规模集成电路中，通常用真值表或功能表。
下一页 返回
模块2.1 组合逻辑电路的分析与设计
• 2.1.1 组合逻辑电路的分析
• 组合逻辑电路的分析，就是根据给定的逻辑电路图，确定其逻辑功 能的步骤，即求出描述该电路的逻辑功能的函数表达式或者真值表的 过程。对于比较简单的组合逻辑电路，分析的一般步骤如下。
• 在逻辑电路中，任意时刻的输出状态只取决于该时刻的输入状态， 而与输入信号作用之前电路的状态无关，这种电路称为组合逻辑电路。 组合逻辑电路中不存在任何存储单元，只有从输入到输出的通路，没 有从输出反馈到输入的回路，是由各类最基本的逻辑门电路组合而成。 组合逻辑电路可以有多个输入端和多个输出(也可是单一输出)端，图 2一1所示为组合逻辑电路的框图。
下一页 返回
上一页
返回
模块2.2 常用组合逻辑部件
• 常用组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路 芯片。常用的组合逻辑部件有加法器、数值比较器、编码器、译码器、 数据选择器和数据分配器等。这些电路都有TTL系列及CMOS系列的 中规模集成电路产品，产品很多，常见的IC已列于附录中附表3及附 表4中，可按需要选用。其中在组合逻辑电路的分析与设计模块中已 经介绍过加法器和比较器集成产品，在此不再作介绍。
• 一般组合逻辑电路的设计，现在主要是根据逻辑要求合理选用合乎功 能要求的集成电路芯片，并正确地连接它们。尽可能选用通用性好的 芯片，以减少连接线、减小组装工作质量、增加工作可靠性。
上一页 下一页 返回
模块2.1 组合逻辑电路的分析与设计
• 组合逻辑电路的设计过程与组合逻辑电路的分析过程刚好相反。在 设计过程中要用到前面介绍的公式化简法和卡诺图化简法来化简或转 换逻辑函数，使电路简单，所用器件最少，而且连线以最少为口标。 设计组合逻辑电路的一般步骤大致如下。
• (1)根据给定电路图，写出逻辑函数表达式。 • (2)化简逻辑函数表达式，求出函数的最简与或表达式。 • (3)列真值表。 • (4)分析真值表，描述电路逻辑功能。 • 对于较复杂的电路，则要搭接实验电路，测试输出与输入变量之间
的逻辑关系，列成表格(功能表)，方可分析出其逻辑功能。
上一页 下一页 返回
• 2. 2. 1编码器
• 编码就是将特定含义的输入信号(文字、数字和符号)转换成二进制 代码的过程。实现编码的电路称为编码器。在数字电路中，信号都是 以高、低电平的形式给出的，因此，编码器的逻辑功能就是把输入的 每一个代表信号的高、低电平信号编成一个对应的二进制代码。编码 器有二进制编码器、二一十进制编码器和优先编码器等。
上一页 下一页 返回
模块2.1 组合逻辑电路的分析与设计
• 常用的超前进位加法器芯片有74 LS283，它是4位二进制加法器。其 逻辑符号及外引线排列如图2一11所示。一片74 LS283只能完成两个 4位二进制数的加法运算，但把若干片级联起来，可以构成更多位数 的加法器电路。由两片74 LS283级联构成的8位加法器电路如图2一 12所示，其中片(1)为低位片，片(2)为高位片。同理，可以把4片74 LS283级联起来，构成16位加法器电路。