5半导体存储器习题解答
第三章 微机存储器
联机外存储器 脱机外存储器
两大类——内存、外存
• 内存——存放当前运行的程序和数据。
– 特点：快，容量小，随机存取，CPU可直接访问。 – 通常由半导体存储器构成 – RAM、ROM
• 外存——存放非当前使用的程序和数据。
– 特点：慢，容量大，顺序存取/块存取。需调入内存后 CPU才能访问。 – 通常由磁、光存储器构成，也可以由半导体存储器构成 – 磁盘、磁带、CD-ROM、DVD-ROM、固态盘
16
读0过程
17
写入数据1的过程
18
写0过程
19
2、存储器芯片的基本组成
20
三、存储器与系统的连接
1、数据线、地址线和控制线的连接
存储芯片通过地址线、数据线和控制线与外部连接。 地址线是单向输入的，其数目与芯片容量有关。CPU发 出的地址信号，部分使芯片的片选端有效，称为“片 选”，部分再选中芯片内部的存储单元实现“字选”。 如容量为1024×4时，地址线有10根。
8
2.常用半导体存储器的特点
（1）静态存储器SRAM
用双稳态触发器存储信息。 速度快（<5ns），不需刷新，外围电路比较简单， 但集成度低（存储容量小，约1Mbit/片），功耗 大。 在PC机中，SRAM被广泛地用作高速缓冲存储Cache。 典型SRAM芯片:CMOS RAM芯片6264(8K*8)
14
二、存储器芯片的基本组成
1、基本存储电路 静态存储器SRAM存储原理：双稳态触发器保存信 息。 T1 通，T2 止存0 ；T1 止，T2 通存1 ； 保持信息时，不送地址信号； 读出：送地址，发读命令； 写入：送地址，送数据发写命令。
半导体器件物理课后习题解答
半导体器件物理课后作业第二章对发光二极管（LED）、光电二极管（PD）、隧道二极管、齐纳二极管、变容管、快恢复二极管和电荷存储二极管这7个二端器件，请选择其中的4个器件，简述它们的工作原理和应用场合。
解：发光二极管它是半导体二极管的一种，是一种固态的半导体器件，可以把电能转化成光能；常简写为LED。
工作原理：发光二极管与普通二极管一样是由一个PN结组成，也具有单向导电性。
当给发光二极管加上正向电压后，从P区注入到N区的空穴和由N区注入到P区的电子，在PN结附近数微米内分别与N区的电子和P区的空穴复合，产生自发辐射的荧光。
不同的半导体材料中电子和空穴所处的能量状态不同。
当电子和空穴复合时释放出的能量多少是不同的，释放出的能量越多，则发出的光的波长越短；反之，则发出的光的波长越长。
应用场合：常用的是发红光、绿光或黄光的二极管，它们主要用于各种LED显示屏、彩灯、工作（交通）指示灯以及居家LED节能灯。
光电二极管光电二极管（Photo-Diode）和普通二极管一样，也是由一个PN结组成的半导体器件，也具有单方向导电特性，但在电路中它不是作整流元件，而是把光信号转换成电信号的光电传感器件。
工作原理：普通二极管在反向电压作用时处于截止状态，只能流过微弱的反向电流，光电二极管在设计和制作时尽量使PN结的面积相对较大，以便接收入射光，而电极面积尽量小些，而且PN结的结深很浅，一般小于1微米。
光电二极管是在反向电压作用下工作的，没有光照时，反向电流极其微弱，叫暗电流；当有光照时，携带能量的光子进入PN结后，把能量传给共价键上的束缚电子，使部分电子挣脱共价键，从而产生电子—空穴对，称为光生载流子。
它们在反向电压作用下参加漂移运动，使反向电流迅速增大到几十微安，光的强度越大，反向电流也越大。
这种特性称为“光电导”。
光电二极管在一般照度的光线照射下，所产生的电流叫光电流。
如果在外电路上接上负载，负载上就获得了电信号，而且这个电信号随着光的变化而相应变化。
存储器习题解答
存储器习题解答1. ⽤下列芯⽚构成存储系统，各需要多少个RAM芯⽚？需要多少位地址作为⽚外地址译码？设系统为20位地址线，采⽤全译码⽅式。
（1）512×4位RAM构成16KB的存储系统；（2）1024×1位RAM构成128KB的存储系统；（3）2K×4位RAM构成64KB的存储系统；（4）64K×1位RAM构成256KB的存储系统。
解：(1) 需要16KB/512×4=64⽚，⽚外地址译码需20-log2512=11位地址线。
(2) 需要128KB/1K×1=1024⽚，⽚外地址译码需20-log21024=10位地址线。
(3) 需要64KB/2K×4=64⽚，⽚外地址译码需20-log2(1024×2)=9位地址线。
(4) 需要256KB/64K×1位=32⽚，⽚外地址译码需20-log2(1024×64)=4位地址线。
2. 现有⼀种存储芯⽚容量为512×4位，若要⽤它组成4KB的存储容量，需多少这样的存储芯⽚？每块芯⽚需多少寻址线？⽽4KB存储系统最少需多少寻址线？解: 4K×8bit /512×4bit= 16⽚，需要16⽚存储芯⽚；29 = 512，每⽚芯⽚需9条寻址线；212 = 4096，4KB存储系统最少需12条寻址线。
3. ⼀个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的⼤⼩为4个32位字。
（1）求该主存地址中区号、块号和块内地址的位数。
（2）求主存地址为ABCDEF16的单元在Cache中的位置。
解: (1) 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12；区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9；块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。
《数字电子技术基础》第六章习题答案
第六章存储器和可编程器件6.1 填空1、按构成材料的不同，存储器可分为磁芯和半导体存储器两种。
磁芯存储器利用 正负剩磁 来存储数据；而半导体存储器利用 器件的开关状态 来存储数据。
两者相比，前者一般容量较 大 ；而后者具有速度 快 的特点。
2、半导体存储器按功能分有 ROM 和 RAM 两种。
3、ROM 主要由 地址译码器 和 存储矩阵 两部分组成。
按照工作方式的不同进行分类，ROM 可分为 固定内容的ROM 、 PROM 和 EPROM 三种。
4、某EPROM 有8数据线，13位地址线，则其存储容量为 213×8 。
5、PLA 一般由 与ROM 、 或ROM 和 反馈逻辑网络 三部分组成。
6.2 D 0A 0D 1m(3,6,9,12,15)D 210D 3m(0,5,9,13)==∑=⋅=∑⎧⎨⎪⎪⎪⎩⎪⎪⎪ 6.3地址译码器A1A0D3 D2 D1 D0B1B0m 0m 156.4 1。
F Q Q Q Q Q Q Q F Q Q Q Q Q Q Q Q Q F Q Q 110212102210210210310=⋅+⋅+⋅=⋅⋅+⋅+⋅⋅=⋅⎧⎨⎪⎪⎩⎪⎪2、CP F1F2F36.5A AB BC C i-1i-1S i C i6.6 用PLA 实现BCD8421码十进制加法计数器和相应的显示译码电路。
D 1Q1Q1D2 Q2 Q2D3 Q3Q3D4Q4Q49 87654 3210a b c d e f ga b cdef g。
微机原理第5章半导体存储器(精)
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
计算机组成原理第五版 白中英(详细)第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
存储器习题
存储器选择题：1、下面关于半导体存储器组织叙述中，错误的是()。
DA、存储器的核心部分是存储体，由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号，就是存储单元地址D、同一个存储器中，每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。
CA、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器3、若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是()。
AA、10,4B、5,4C、10,8D、5,84、若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是()。
AA、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-15、需要定时刷新的半导体存储器芯片是()BA、SRAMB、DRAMC、EPROMD、Flash Memory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为()。
CA、4000HB、6000HC、8000HD、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。
DA、0000HB、0001HC、0002HD、0003H8、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，，主存块大小为1个字，每字32位，写操作时采用全写方式，则能存放32K字数据的Cache的总容量至少应有多少位( )。
BA、1504KB、1536KC、1568KD、1600K9、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，，主存块大小为1个字，每字32位，写操作时采用回写方式，则能存放32K字数据的Cache的总容量至少应有多少位( )。
CA、1504KB、1536KC、1568KD、1600K10、假定主存地址位数为32位，按字节编址，主存和Cache之间采用全相连映射方式，，主存块大小为1个字，每字32位，写操作时采用回写方式和随机替换策略，则能存放32K 字数据的Cache的总容量至少应有多少位( )。
第六章 存储器系统 微机原理 第2版 课后答案
第六章存储器系统本章主要讨论内存储器系统，在介绍三类典型的半导体存储器芯片的结构原理与工作特性的基础上，着重讲述半导体存储器芯片与微处理器的接口技术。
6.1 重点与难点本章的学习重点是8088的存储器组织；存储芯片的片选方法（全译码、部分译码、线选）；存储器的扩展方法（位扩展、字节容量扩展）。
主要掌握的知识要点如下：6.1.1 半导体存储器的基本知识1.SRAM、DRAM、EPROM和ROM的区别RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。
根据是否采用刷新技术，又可分为静态RAM（SRAM）和动态RAM（DRAM）两种。
SRAM是利用半导体触发器的两个稳定状态表示“1”和“0”；DRAM是利用MOS管的栅极对其衬间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”；ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息；EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线照射擦除，然后再重新写入新的内容，EPROM可多次擦除，多次写入。
一般工作条件下，EPROM 是只读的。
2.导体存储器芯片的主要性能指标（1）存储容量：存储容量是指存储器可以容纳的二进制信息量，以存储单元的总位数表示，通常也用存储器的地址寄存器的编址数与存储字位数的乘积来表示。
（2）存储速度：有关存储器的存储速度主要有两个时间参数：TA：访问时间（Access Time），从启动一次存储器操作，到完成该操作所经历的时间。
TMC：存储周期（Memory Cycle），启动两次独立的存储器操作之间所需的最小时间间隔。
（3）存储器的可靠性：用MTBF—平均故障间隔时间（Mean Time Between Failures）来衡量。
MTBF越长，可靠性越高。
（4）性能/价格比：是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
---------------------------------------------------------------最新资料推荐------------------------------------------------------
5半导体存储器习题解答
5 大规模数字集成电路习题解答99自我检测题1．一个 ROM 共有 10 根地址线，8 根位线（数据输出线），则其存储容量为 A．10×8 B．102×8 C．10×82 D．210×8 2．为了构成4096× 8 的 RAM，需要片1024× 2 的 RAM。
A．8 片 B．16 片 C．2 片 D．4 片 3．哪种器件中存储的信息在掉电以后即丢失？ 2 A．SRAM B．UVEPROM C．E PROM D．PAL 4．关于半导体存储器的描述，下列哪种说法是错误的 B．ROM 掉电以后数据不会丢失 C．RAM 可分为静态 RAM 和动态 RAM D．动态 RAM 不必定时刷新 5．有一存储系统，容量为256K×32。
设存储器的起始地址全为 0，则最高地址的十六进制地址码为3FFFFH 。
6．真值表如表 T5.6 所示，如从存储器的角度去理解，AB 应看为地址，F0F1F2F3 应看为数据。
表 T5.6 A 0 0 1 1 B 0 1 0 1 F0 0 1 0 1 F1 1 0 1 1 F2 0 1 1 1 F3 1 0 1 0。
A．RAM 读写方便，但一旦掉电，所存储的内容就会全部丢失习题1．在存储器结构中，什么是“字”？什么是“字长” ，如何表示存储器的容量？解：采用同一个地址存放的一组二进制数，称为字。
字的位数称为字长。
1/ 7
习惯上用总的位数来表示存储器的容量，一个具有 n 字、每字 m 位的存储器，其容量一般可表示为n ×m 位。
2．试述 RAM 和 ROM 的区别。
解：RAM 称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。
但是掉电后数据丢失。
ROM 在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述 SRAM 和 DRAM 的区别。
解：SRAM 通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写
---------------------------------------------------------------最新资料推荐------------------------------------------------------
5 大规模数字集成电路习题解答100入就能够稳定地保持下去。
动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态 1，无电荷表示状态 0。
根据 DRAM 的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。
因此，DRAM 在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。
4．与 SRAM 相比，闪烁存储器有何主要优点？解：容量大，掉电后数据不会丢失。
5．用 ROM 实现两个 4 位二进制数相乘，试问：该 ROM 需要有多少根地址线？多少根数据线？其存储容量为多少？解：8 根地址线，8 根数据线。
其容量为256×8。
6．现有如图 P5.6 所示的4×4 位 RAM 若干片，现要把它们扩展成8×8 位 RAM。
（1）试问需要几片4×4 位 RAM？（2）画出扩展后电路图（可用少量门电路）。
A0 A1 CS D3 D2 D1 D0 4×4 RAM图 P5.6解：（1）用4×4 位RAM 扩展成8×8 位 RAM 时，需进行字数和位数扩展，故需要 4 片4×4 的 RAM （2）扩展后电路如图：D6 D4 D2 D0 D7 D5 D3 D1 D3 D2 D1 D0 4×4 RAMA0 A1 CS A0 A1 A2D3 D2 D 1 D 0 4×4 RAMA0 A1 CSD3
3/ 7
D2 D1 D0 4×4 RAMA0 A1 CSA0 A1 CSD3 D2 D1 D0 4×4 RAM17．在微机中，CPU 要对存储器进行读写操作，首先要由地址总线给出地址信息，然后发出相应读或写的控制信号，最后才能在数据总线上进行信息交流。
现有256×4 位的 RAM 二片，组成一个页面，现需 4 个页面的存储容量，画出用256×4 位组成1K×8 位的 RAM 框图，并指出各个页面的地址分配。
解：电路连接图如图所示。
从左到右四个页面的地址为： 000H~0FFH，100H~1FFH，200H~2FFH，300H~3FFH。
---------------------------------------------------------------最新资料推荐------------------------------------------------------
5 大规模数字集成电路习题解答101D
6 D4 D2 D0D
7 D5 D3 D1 D0 256×4 D1 RAM D2 A0~A7 D3 CS D0 256×4 D1 RAM D2 A ~A D3 0 7 CS D0 256×4 D1 RAM D2 A0~A7 D3 CS D0 256×4 D1 RAM D2 A ~A D3 0 7 CS D0 256×4 D1 RAM D2 A0~A7 D3 CS D0 256×4 D1 RAM D2 A ~A D3 0 7 CS D0 256×4 D1 RAM D2 A0~A7 D3 CS D0 256×4 D1 RAM D2 A ~A D3 0 7 CS88888888A0~A7 A
8 A
9 A0 A1 E Y0 Y1 Y2 Y38．试用4×2 位容量的 ROM 实现半加器的逻辑功能，并直接在图 P5.8 中画出用 ROM 点阵图实现的半加法器电路。
与逻辑阵列A1B1 Si Ci 或逻辑阵列图 P5.3A1与逻辑阵列A1与逻辑阵列B1Si CiB1Si Ci或逻辑阵列或逻辑阵列
5/ 7
5 大规模数字集成电路习题解答102解：由于半加器的输出 Si ? AB ? ABCi ? AB所以 ROM 点阵图如图所示。
9．用 EPROM 实现二进制码与格雷码的相互转换电路，待转换的代码由 I3I2I1I0 输入，转换后的代码由 O3O2O1O0 输出。
X 为转换方向控制位，当 X=0 时，实现二进制码到格雷码的转换；当 X=1 时，实现格雷码到二进制码的转换。
试求：（1）列出 EPROM 的地址与内容对应关系真值表；（2）确定输入变量和输出变量与 ROM 地址线和数据线对应关系。
解：真值表为：X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 I3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0
0 0 1 1 1 1 I2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1
1 0 0 0 0 I1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 0 1 1 I0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
1 0 1 O3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 O
2 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 O1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 O0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1
---------------------------------------------------------------最新资料推荐------------------------------------------------------
5 大规模数字集成电路习题解答1031 1 1 11 1 1 11 1 1 10 0 1 10 1 0 11 1 1 10 0 0 00 0 1 10 1 1 0输入变量和输出变量与 ROM 地址线和数据线对应关系如图所示：32×4 RAM X I3 I2 I1 I0 A4 A3 A2 A1 A0 D3 D2 D1 D0 O3 O2 O1 O0
7/ 7。