第4章 组合逻辑电路
合集下载
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
第四章组合逻辑电路的分析与设计
=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器
数字电子技术基础 第4章
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述
数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点
任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法
最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：
1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
第4章组合逻辑函数.ppt
Y4 ( A2 A1A0 ) m4
Y1 ( A2 A1A0 ) m1
Y5 ( A2 A1A0 ) m5
Y2 ( A2 A1A0 ) m2
Y6 ( A2 A1A0 ) m6
Y3 ( A2 A1A0 ) m3
Z13’输出低电平
43
4. 二进制译码器的主要特点 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出)
与非门(反变量输出)
44
二、二－十进制译码器 输入端：4 输出端：10
二-十进制译码器的输入是十进制数的4位二进制
编码（BCD码），分别用A3、A2、A1、A0表示；输
出的是与10个十进制数字相对应的10个信号，用
① 确定输入变量不同取值时功能是否满足要求； ② 变换电路的结构形式(如：与或 与非-与非)； ③ 得到输出函数的标准与或表达式，以便用 MSI、
LSI 实现； ④ 得到其功能的逻辑描述，以便用于包括该电路的系
统分析。
8
逻辑图
出从 逐输 1 级入 写到 出输
逻辑表
达式
化 简
2
最简与或
表达式
Y1 ( AB) Y2 (BC)
Y
Y3 (CA)
1
Y (Y1Y2Y3) (( AB)(BC)(CA))
2
Y AB BC CA9来自最简与或 表达式3
真值表
4
电路的逻 辑功能
Y AB BC CA
3
当输入A、B、
0
C中有2个或3
0
个为1时，输 出Y为1，否则
0 1
4
输出Y为0。所 以这个电路实
Y0 ((DB)(DC)) DB DC
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
(完整版)组合逻辑电路
（第4章-15）
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
数电四章节
C
0
1
AB
将C产生00冒险01，相11 切处10 A=00, C=1, B变量变化时
11 1
1
产生1 ； 1 1
1
AB
(a)
AB
(b)
00 01 11 10
00 01 11 10
C 0
AB 00
01
C
110 无10冒险1
AB 100 01
CD
CD
1 1 1 00 1
1
1 00 1
(b) 01
11
(c) 01 1 1
4 组合逻辑电路
4.1 组合逻辑电路的分析
教学要求
1、理解逻辑电路的分类及基本特点； 2、理解组合电路分析的目的； 3、掌握组合电路分析的基本步骤。
路逻 辑 电
逻辑电路的分类
组合 电路
特点：输出只取决于当前的输入 组成：门电路（无记忆元件）
时序 电路
当前的输入 特点：输出取决于
原来的状态 组成：组合电路 + 记忆元件
Y AC AB
ABC00 01 11 10
01 1 0 1
10 0 0 0
AB
AC
课堂练习
2、由真值表填卡诺图,并化为最简与或式:
输入
ABC 000 100 010 001 011 101
110 111
输出
R GY 111 110 011 101 000
000
000 000
R AB BC G BC AC Y AB AC
组合电路中的竞争-冒险
例：与门的竞争-冒险
A
F
UT
0
B1
UT
AB F 0 t
1 t
0
1
AB
将C产生00冒险01，相11 切处10 A=00, C=1, B变量变化时
11 1
1
产生1 ； 1 1
1
AB
(a)
AB
(b)
00 01 11 10
00 01 11 10
C 0
AB 00
01
C
110 无10冒险1
AB 100 01
CD
CD
1 1 1 00 1
1
1 00 1
(b) 01
11
(c) 01 1 1
4 组合逻辑电路
4.1 组合逻辑电路的分析
教学要求
1、理解逻辑电路的分类及基本特点； 2、理解组合电路分析的目的； 3、掌握组合电路分析的基本步骤。
路逻 辑 电
逻辑电路的分类
组合 电路
特点：输出只取决于当前的输入 组成：门电路（无记忆元件）
时序 电路
当前的输入 特点：输出取决于
原来的状态 组成：组合电路 + 记忆元件
Y AC AB
ABC00 01 11 10
01 1 0 1
10 0 0 0
AB
AC
课堂练习
2、由真值表填卡诺图,并化为最简与或式:
输入
ABC 000 100 010 001 011 101
110 111
输出
R GY 111 110 011 101 000
000
000 000
R AB BC G BC AC Y AB AC
组合电路中的竞争-冒险
例：与门的竞争-冒险
A
F
UT
0
B1
UT
AB F 0 t
1 t
第4章--组合逻辑电路
A3 B2 A2 B1 A1 B0 A0 VSS CMOS 加法器 4008 引脚图
加法器旳级连
S15S14S13S12
S11S10S9 S8
S7 S6 S5 S4
S3 S2 S1 S0
C15
C11
C7
C3
C0-1
4 位加法器 4 位加法器 4 位加法器 4 位加法器
A15~A12 B15~B12 A11~A8 B11~B8 A7~A4 B7~B4 A3~A0 B3~B0
4
&
5
≥1
Y
本节小结
①组合电路旳特点：在任何时刻旳输出只取决于当 初旳输入信号，而与电路原来所处旳状态无关。实现 组合电路旳基础是逻辑代数和门电路。
②组合电路旳逻辑功能可用逻辑图、真值表、逻辑 体现式、卡诺图和波形图等5种措施来描述，它们在本 质上是相通旳，能够相互转换。
③组合电路旳设计环节：逻辑图→写出逻辑体现式 →逻辑体现式化简→列出真值表→逻辑功能描述。
④组合电路旳设计环节：列出真值表→写出逻辑体 现式或画出卡诺图→逻辑体现式化简和变换→画出逻 辑图。
在许多情况下，假如用中、大规模集成电路来实现 组合函数，能够取得事半功倍旳效果。
4.2 加法器
4.2.1 半加器和全加器 4.2.2 加法器 4.2.3 加法器旳应用
退出
4.2.1 半加器和全加器
实现多位二进制数相加旳电路称为加法器。按照进位 方式旳不同，加法器分为串行进位加法器和超迈进位加法 器两种。串行进位加法器电路简朴、但速度较慢，超迈进 位加法器速度较快、但电路复杂。
加法器除用来实现两个二进制数相加外，还可用来设 计代码转换电路、二进制减法器和十进制加法器等。
4.3 数值比较器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章 组合逻辑电路 例如，要实现一个十进制8421BCD编码器，因输入变量相互排斥，可直接 列出编码表如表4-7所示。将表中各位输出码为1的相应输入变量相加，便 可得出编码器的各输出表达式： 表 4 – 7 8421 BCD码编码表
D Y Y Y 8 Y 9 8 9 C Y4 Y5 Y6 Y7 Y 4 Y 5 Y 6 Y 7 B Y2 Y3 Y6 Y7 Y 2 Y 3 Y 6 Y 7 A Y1 Y3 Y5 Y7 Y9 Y 1 Y 3 Y 5 Y 7 Y 9
AB CD 00 00 01 11 10 1 1 1
01 1
11 X X X X E2
10
1 1 1 E3 01 1
X X X
1 X X
11 X X
10 1
AB CD 00 00 1 01
01 1
11 X X X
10 1
1
X X E1
X X
11 10 1 1 E0
X X
画K图、写表达式：
10
X
第4章 组合逻辑电路
第4章 组合逻辑电路
② 选择器件，写出输出函数表达式。 题目没有具体指定用哪一种门电路，因此可以从门电路 的数量、种类、速度等方面综合折衷考虑，选择最佳方案。
第4章 组合逻辑电路
AB CD 00 00 01 11 10 AB CD 00 00 1 01 11 1
01
11 X
10 1 1 X X
第4章 组合逻辑电路
74LS148二进制优先编码器的逻辑符号如图4-12所示。功能表 如表4-8所示。
E1 7 6 5 4 3 2 1 0 CS C B A E0 74LS148
图 4 – 12 74LS148逻辑符号
第4章 组合逻辑电路
表 4 – 8 74LS148的功能表
E1 7 6 5 4 3 2 1 0
A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
分析功能
它表示了一种“少数服从多数”的逻辑关系。因此可以 将该电路概括为：三变量多数表决器。
第4章 组合逻辑电路
【例 4-2】分析图 4-3(a) 所示电路，指出该电路的逻辑功能。
第4章 组合逻辑电路
② 选器件。 选用非门、异或门、与或非门三种器件。 ③ 写逻辑函数式。 首先画出 Cn+1和 Dn 的 K 图，然后根据选用的三种器件将 Cn+1、Dn分别化简为相应的函数式。
AnBn Cn 00 0 0 1 1 01 1 1 11 0 1 10 0 0
Cn+1
AnBn 00 Cn 0 0 1 1
Ai Bi Ci
＝1
＝1
Si
&
≥1 1 Ci +1
(a)
图 4-3
第4章 组合逻辑电路
解： ① 写出函数表达式。
② 列真值表。
Ai 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1
Ci 0 1 0 1 0 1 0 1
Ci+1 0 0 0 1 0 1 1 1
Si 0 1 1 0 1 0 0 1
第4章 组合逻辑电路
1. 二进制编码器 用 n 位二进制代码对 N=2n 个一般信号进行编码的电路， 叫做二进制编码器。 例如n=3，可以对8个一般信号进行编码。 这种编码器有一个特点：任何时刻只允许输入一个有效 信号，不允许同时出现两个或两个以上的有效信号，因而其 输入是一组有约束(互相排斥)的变量。
第4章 组合逻辑电路
D
C
B
A
&
&
&
&
1
1
1
1
1
1
1
1
1
Y9
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
图 4 - 11 8421BCD码编码器
第4章 组合逻辑电路
3. 优先编码器 优先编码器常用于优先中断系统和键盘编码。 与普通编码器不同，优先编码器允许多个输入信号同时 有效，但它只按其中优先级别最高的有效输入信号编码，对 级别较低的输入信号不予理睬。 常用的MSI优先编码器有10线－4线(如74LS147)、8线－ 3线(如74LS148)。
第4章 组合逻辑电路
4.3 常用MSI组合逻辑器件及应用
编码器 编码 某种信息、符号等 译码 译码器
全班有62名同学 组合逻辑电路
4.3 常用MSI组合逻辑器件及应用
4.3.2 译码器 （Decoder） 译码是编码的逆过程，它将代码（二进制数） “翻译成”相应的状态信息。 译码器的逻辑功能是将每个输入的二进制代码 译成对应的输出高、低电平信号。
01 1 0
11 0 1
10 1 0
Dn
AnBn 第4章 组合逻辑电路 Cn 00 01 11 10 1 0 0 0 0 1 1 1 1 0
当用“与或非”门实现电路时，写 出相应的函数式为:
Cn+1
AnBn 00 Cn 0 0 1 1 01 1 0 11 0 1 10 1 0
Dn An B n C n An BnCn An Bn C n An B nCn Cn 1 B n C n An C n An B n
CS C B A E0 74LS148
第4章 组合逻辑电路
E1 7 6 5 4 3 2 1 0 CS C B A E0 74LS148
图4 - 12中，小圆圈表示低电平有效，各引出端功能如下： 7~0为状态信号输入端，低电平有效，7的优先级别最高，0的级别最低； C、B、A 为代码(反码)输出端，C为最高位； E1 为使能 ( 允许 ) 输入端，低电平有效；当 E1=0 时，电路允许编码；当 E1=1时，电路禁止编码，输出C、B、A均为高电平；E0和CS为使能输出端 和优先标志输出端，主要用于级联和扩展。
③ 画逻辑电路。
8421 BCD码转换为余3码的电路
第4章 组合逻辑电路
4.3 常用MSI组合逻辑器件及应用
4.3.1 编码器
用文字、符号或数码表示特定对象的过程称为编码。 在数字电路中用二进制代码表示有关的信号称为二进制编 码。 实现编码操作的电路就是编码器。 按照被编码信号的不同特点和要求，有二进制编码器、 二—十进制编码器、优先编码器之分。
第4章 组合逻辑电路
组合逻辑电路设计一般步骤： ① 逻辑抽象。 ② 选择器件类型。 ③ 根据真值表和选用逻辑器件的类型，写出相应 的逻辑函数表达式。 ④ 根据逻辑函数表达式及选用的逻辑器件画出逻 辑电路图。
第4章 组合逻辑电路
【例4-3】设计一个一位二进制全减器。 ① 列真值表。 全减器有三个输入变量：被减数An、减数Bn、低位向本 位的借位Cn；有两个输出变量：本位差Dn、本位向高位的借 位C n+1。
第4章 组合逻辑电路
第 4 章 组合逻辑电路
4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 常用MSI组合逻辑器件及应用 4.4 组合逻辑电路中的竞争与冒险
第4章 组合逻辑电路
4.1 组合逻辑电路的分析
逻辑电路的分析，就是找出给定逻辑电路输出和输 入之间的逻辑关系，并指出电路的逻辑功能。 分析步骤： ① 根据给定的逻辑电路，从输入端开始，逐级推导 出输出端的逻辑函数表达式。 ② 根据输出函数表达式列出真值表。 ③ 用文字概括出电路的逻辑功能。
Ai Bi Ci
全 加 器
Si Ci+1
(b)
③ 分析功能。
1位二进制全加器
第4章 组合逻辑电路
半加器真值表
Ai 0 0 1 1 Bi 0 1 0 1 Ci+1 Si 0 0 0 1 0 1 1 0
Ai Bi
＝1
Si
&
C i+1
半加器 电路
第4章 组合逻辑电路
4.2 组合逻辑电路的设计
工程上的最佳设计，通常需要用多个指标去衡量， 主要考虑的问题有以下几个方面： ① 所用的逻辑器件数目最少，器件的种类最少，且 器件之间的连线最简单。这样的电路称“最小化”电路。 ② 满足速度要求，应使级数尽量少，以减少门电路 的延迟。 ③ 功耗小，工作稳定可靠。
第4章 组合逻辑电路
MSI（中规模集成电路）译码器的基本结构：
【例4-4】用门电路设计一个将8421 BCD码转换为余3码 的变换电路。 ① 分析题意， 列真值表。
0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 1 个四输入、四输出的码制变换电路。 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 1 根据两种 BCD 码的编码关系，列出真值表。由于 8421 0 1 1 1 0 1 0 0 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 因此把它视为无关 BCD码不会出现1010~1111这六种状态， 1 0 1 0 0 1 1 1 1 0 1 1 1 0 0 0 项。 1 1 0 0 1 0 0 1 × × × × 1 0 1 0 A E × × × × 1 0 3 1 1 码制 B × × × × 1 1 E2 0 0 8421 BCD码 变换 1 码 × × × × 1 E1 0 余 3 1 C 电路 1 × × × × 1 E 1 0 D 0 × × × × 1 1 1 1 A B C D E3 E2 E1 E0 该电路输入为8421 BCD 码，输出为余 3码，因此它是一
&
≥1 Cn Bn An ＝1
Dn An B n C n An BnCn An Bn C n An B nCn Cn 1 B n C n An C n An B n