基于Cadence仿真设计的两级跨导放大器电路

合集下载

两级放大电路仿真研究

两级放大电路仿真研究一、实验目的1、掌握多级放大电路静态工作点对放大器性能的影响。

2、学习多级放大器静态工作点的调整、电压放大倍数的仿真方法。

3、学习掌握Multisim9交流分析二、虚仪实验仪器及器材双踪示波器信号发生器交流毫伏表数字万用表三、实验内容与步骤1.启动Multisim9，并画出如下电路47k20kQ1Key = A 680kR1151k40k10uFKey = A 100k 10uF32．调节信号发生器V2的大小，使输入Ui 为0.3mVpk ，调节R7使I C1=1mA ，调节R12使输出端Uo 在开环情况下输出最大且不失真。

测量电路如下图。

记录Ui 、Uo1 、Uo 的数值，填入表3-1。

表3-1静态工作点(V)输入/输出电压（mV）电压放大倍数第1级第2级第1级第2级整体V C1V B1V E1V C2V B2V E2V i V o1V o Av1Av2Av 空载8.97 1.63 1.02 10.2 1.23 0.632 0.3 17.1 912 57 53.3 3040 负载8.97 1.63 1.02 10.1 1.23 0.633 0.3 17.2 476 57.3 27.7 1586.7 3．启动直流工作点分析，测量结果如下图，记录数据，填入表3-14．合上开关，接入负载电阻R L=3KΩ，按上表测量并计算，比较实验内容2，3的结果。

5．测试放大频率特性（1）如图所示，进入交流分析（2）如下所示，输入参数，包括Frequency Parameters和Output两项（3）点击Simulate按钮，出现如下图形图中的箭头是可以移动的，左边框里的数据也随之改变，L f ，H f 是幅频曲线图中最大值的0.707倍，H f —L f 就是带宽，图中带宽近似为109.2KHz 。

四、实验分析或实验结论实验表明，两级阻容耦合放大电路静态工作点互相独立，互不影响；直流工作点与负载大小无关；第一级的输出电压只与第二级的输入电阻有关而与第二极的负载电阻无关；第二级的输出电压与所接负载电阻大小有关。

两级放大电路分析仿真实验报告

两级放大电路分析仿真实验报告器件参数器件参数 RB1=47.5K RBW=2M RB21=16K RB22=10K RC1=6K RC2=2K RE11=107 RE12=2K RE21=51 RE22=2K RL=3K C5=100 uF C1=10uFC2=10 uF C3=100 uF C4=10 uF T1三极管放大倍数ß1=200T21三极管放大倍数ß2=200电路图如下：电路图如下：电路设计指标分析：电压放大倍数大于等于500；输入电阻大于等于20K Ώ; 电源电压12V ；最大输出不失真电压：5VP-P; 带宽100HZ~1M ；参数测量：输入电阻的测量：输入电阻的测量： RS=0 V o1=1.630 RS=10 K Ώ V o2=1.603V计算计算Ri=593.7 K Ώ输出电阻的测量：输出电阻的测量：RL 为开路为开路 V oo=1.643vRL=3K Ώ V ol=989.720mv计算计算 R0=1.99k Ώ电压放大倍数的测量：电压放大倍数的测量：测试条件测试条件第一级放大输出第一级放大输出第二级放大输出第二级放大输出 RL 为开路，为开路， RS=0，VI=3mVppV o1pp=48.427mV V o21pp=1.383V RL=3 K Ώ V o1pp=5.237 mVV o2=1.708Vp波形如下：波形如下：未加入负载RL 时仿真波形时仿真波形加入负载RL 时仿真波形时仿真波形带宽测量带宽测量静态工作点的测量：静态工作点的测量： VB1=4.013V VC1=4.378V VE1=3.228V VRE1=162.927 V VB2=4.743 V VC2=8.164 V VE2=3.953V VRE2=98.285 m V T1三极管放大倍数ß1=200T21三极管放大倍数ß2=200连接万用表电路如下：连接万用表电路如下：。

实验三两级运放原理图设计及仿真

根据设计指标，选择电路结构；根据设计指标及电路结构，估算电路参数；采用cadence进行电路参数仿真； DC仿真，检查电路工作状态； AC仿真考察幅频特性、相频特性等；瞬态仿真，观察输入输出波形；调整电路参数。引入相位补偿网络，提高电路的稳定性；设计优化。
• 参考过程：
(1)选取电路结构； (2)确定工作点：由功耗、增益等要求选取各支路的工作电流；如参考电路2:
g m 2 Cox (W / L ) I DS / 2 1 1 ro go I DS
压摆率：SR = M1过驱动电压 × 单位增益带宽 (3)确定MOS尺寸
(4)仿真验证
静态功耗≤5mW 电源电压:|1.8V|±10%; 工作温度范围 -20～80℃; 工艺：SMIC 0.18um CMOS

输出摆幅≥ ±1V;
失调≤ ±10mV; 噪声≤ 200(1kHz时);
参考电路1：
VDD M3 x iref vin1 M1 Vn Id5 M8 3 M5 M2 vin2 CL M7 y M4 M6
实验报告：描述设计仿真过程；
描述参数估算过程；描述性能参数仿真过程及结果，并进行分析；
• 设计指标要求：
开环增益≥60dB; 单位增益带宽≥50MHz; 摆率(Slew Rate)≥ 5V/us; 相位裕度≥50 ICMR ≥ ±0.8V; CMRR ≥50dB; PSRR ≥50dB;
实验三两级CMOS运放的原理图设计及仿真
Hale Waihona Puke 验目的：掌握采用cadence实现模拟IC原理图设计的方法；掌握集成运算放大器设计的参数估算方法；掌握集成运算放大器主要参数的仿真方法；

低电压低功耗伪差分两级运算跨导放大器设计

低电压低功耗伪差分两级运算跨导放大器设计肖莹慧【摘要】为了满足电池供电设备低功耗、低电压的要求,提出一种用于超低电压和低功率混合信号应用的、基于米勒补偿的两级全差分伪运算跨导放大器(OTA).该放大器电路使用标准的0.18μm数字CMOS工艺设计,利用PMOS晶体管的衬体偏置减小阈值电压,输入和输出级设计为AB类模式以增大电压摆幅.将输入级用作伪反相器增强了输入跨导,并采用正反馈技术来增强输出跨导,从而增大直流增益.在0.5V电源电压以及5pF负载下对放大器进行模拟仿真.仿真结果表明,当单位增益频率为35 kHz时,OTA的直流增益为88dB,相位裕量为62°.与现有技术相比,所提出的OTA品质因数改善了单位增益频率和转换速率,此外,其功耗仅为0.08μW,低于其他文献所提到的OTA.【期刊名称】《沈阳工业大学学报》【年(卷),期】2018(040)004【总页数】5页(P431-435)【关键词】低电压低功耗;伪差分两级OTA;0.18μmCMOS技术;AB类模式;米勒补偿;正反馈技术;单位增益频率;转换速率【作者】肖莹慧【作者单位】中南财经政法大学武汉学院, 武汉430000【正文语种】中文【中图分类】TN432对于电池供电的应用产品(如生物医学植入式设备、无线传感器网络和微系统)，如何降低功耗是极其重要的[1].为了满足低功耗低电压要求，人们通常使用工作在弱反型(或亚阈值)区域中的MOS晶体管[2].随着薄氧化物技术的发展，为了避免击穿并保持器件的可靠性，人们减少了电源电压，短沟道器件的阈值电压(Vth)也相对于电源电压按比例缩小.短沟道器件倾向于短沟道效应(SCE)，这种效应降低了放大器的固有增益，使单级放大器难以获得高增益[3-4].MOS晶体管配置的共射共基放大器因有限的电源电压倾向于减小摆动而不能使用.与串联晶体管相比，具有公共栅极的堆叠复合(自共栅)晶体管[5]能够提供较小的输出电压和高电阻值，通过级联多个增益级可实现高增益，但需要额外的补偿电路，且每个增益级需要额外的功率补偿[6-7].米勒补偿[8-11]是两级运算跨导放大器(OTA)较为简单和流行的补偿技术，嵌套式米勒补偿将包含两级以上放大器，其在两个高阻抗节点之间放置一个补偿电容(CC).由于从输入级到输出节点的前馈路径将产生正(右手平面)零点，这会降低相位裕量并使OTA不稳定.为了改善OTA的稳定性，可以消除零点或将零点置于较高频率处.而为了将零点置于较高频率处，第二级放大器则需要较大的偏置电流，这增加了放大器的总功耗.有两种技术可使正零点无效，一种技术是将米勒电阻(RC)与CC串联；另一种技术则是通过在CC和输出节点之间放置电压(电流)缓冲器来断开正向通路[12-13].但用于低频OTAs和电压(电流)缓冲器中的大量芯片会增加额外的功耗.近年来，众多低压电路均利用了衬底驱动晶体管，例如差分放大器、电流镜、电压基准和缓冲器等[8-9].衬体驱动晶体管能够工作在低电压条件下，但其衬底跨导、本征增益较小，而输入电容较大.在文献[5]中已实现了基于自级联的OTA，但其品质因数较小；文献[1]中使用三阱CMOS技术实现了伪两级栅极驱动和衬体驱动OTA，但三阱技术的需求和额外的制造步骤导致了成本增加.这些OTAs使用电阻共模反馈电路不仅降低了输出电阻值，且增大了芯片的面积.本文提出一种低功耗、高增益的伪全差分二级OTA，OTA的输入和输出级处于AB类模式，意味着所有晶体管将驱动输入信号，从而提高压摆性能.OTA的输入级用作伪反相器，其增强了输入跨导(gmⅠ)，采用正反馈技术来增强输出跨导(gmⅡ).本文所提出的OTA工作电压为0.5 V，负载电容为5 pF.1 米勒补偿伪两级运算跨导放大器1.1 主放大器单级共源共栅电路拓扑结构中不适合设计工作在低电压下的大摆幅高增益放大器，相反，通常采用多级拓扑结构来实现期望的增益和输出摆动，可通过MOS晶体管的级联以及多个增益的级联来降低输出电导或增加MOSFET的输入跨导，以增加增益值[10].不同增益增强技术均有其优缺点，级联对于低电压电路不可用，多级需要补偿且每级会产生额外功率，电导可通过增加MOSFET的沟道而减小，但其增大了寄生电容.本文所提出的伪运算跨导放大器基于低电源电压，并且通过改善每个级的跨导而不增加分支中的电流来增强增益.此外，本文的OTA设计采用AB类模式以提高电压摆幅与增益.图1为米勒补偿二级伪运算跨导放大器的电路图.图1中，UIN和UIP为反相和同相输入端，UON和UOP为运算跨导放大器的输出节点.放大器第一级由伪差分对M1A-M1B、交叉耦合晶体管M2A与M4B以及M2B与M4A组成，所有晶体管偏置在亚阈值区域.在交叉耦合模式下，电压缓冲电路M2A-M2B，M4A-M4B将输入反馈到M3A-M3B.交叉耦合配置充当电压缓冲器，且其输出反馈到M3A-M3B的栅极，由于耦合配置，输入跨导将得到改善.输入级PMOS晶体管的衬底偏置电压低于衬底电压，以减小阈值电压.输入级的公共输出节点电压等于连接PMOS M4A-M4B晶体管的栅极电压，由于该种配置消除了共模反馈电路(CMFB)，为了避免额外的制造步骤，OTA中NMOS晶体管的所有衬底连接到地.第二级放大器的交叉耦合(M6A-M6B，M8A-M8B)配置与第一级放大器的交叉耦合配置类似.M8A-M8B衬底连接为正反馈模式，作为共源放大器.总输出级跨导等于输出级PMOS M7A-M7B晶体管的跨导乘以交叉耦合共源结构的增益AVCF，这有助于增强增益，并可保持右半复平面(RHP)零点处于较高频率，以提高相位裕量.交叉耦合共源结构的增益为(1)式中，gmK、gmbK和gdsK为第K个晶体管的栅极跨导、衬底跨导及漏极电导.图1所示电路中，晶体管MKA的所有参数等于晶体管MKB.图1 米勒补偿的二级伪运算跨导放大器电路图Fig.1 Circuit diagram of two-stage pseudo-OTA with Miller compensation差分模式下伪运算跨导放大器的总增益为(2)(3)gmⅡ=gm5+(gm7+gmb7)·(4)1.2 共模放大器对于全差分放大器，其需要共模反馈将输出节点稳定到所需的值，一般等于中间电源电压.这里二极管连接MOS放置在输入和输出级，设置共模电压等于中间电容值.二极管连接的MOS栅极电压等于共模电压，施加的差分信号的输入和输出跨导是单独的MOS跨导的总和.输入有效跨导gmⅠC和输出有效跨导gmⅡC及共模增益AVCM表示为(5)gmⅡC=gm5-(gm7+gmb7)·(6)(7)1.3 频率补偿米勒补偿是一种用来补偿两级放大器的技术，使用该技术可以在分裂极点的两个高阻抗节点之间插入补偿电容.由于从输入级到节点的前馈将产生正零点，这降低了相位裕量.本文所提出的运算跨导放大器使用米勒补偿技术来使放大器稳定，这里通过使零点保持在较高频率实现期望的相位裕量.第二级放大器需要较大的跨导，其由正反馈交叉耦合配置得到增强.米勒补偿运算跨导放大器的极点和零点分别为(8)Pnd(9)(10)式中：R1、R2为输入和输出级的输出电阻；Pd、Pnd为主极点和非主极点；PZ 为RHP零点.图1中经过米勒补偿的OTA单位增益频率为(11)2 模拟结果2.1 基本特性本文所提出的OTA基于Cadence Virtuoso环境设计，使用UMC 0.18 μm数字CMOS技术进行模拟.为了观察OTA的开环增益和相位性能，设置负载电容(CL)为5 pF来对放大器电路进行模拟.放大器的频率特性模拟结果如图2所示，可以看出，OTA增益为88 dB，单位增益频率为35 kHz，相位裕量为62°.图3显示了共模和电源抑制响应特性.由图3可以得出，放大器的共模抑制比(CMRR)约为94.5 dB，因为在第二级配置中的正反馈用作共模信号的负反馈，这导致在输出节点处共模增益较小，所提出的OTA对共模和电源信号不敏感.伪差分OTA的输入参考噪声特性如图4所示，OTA的噪声特性主要取决于输入级跨导，其输入级跨导是常规差分配置放大器的两倍，噪声抑制效果较好.图5显示了负载电容(CL)为5 pF，电源电压为0.5 V时，本文所提出的伪OTA大信号脉冲响应.当误差为0.1%和0.01%时，建立时间分别为40 μs和160 μs.图2 频率特性模拟结果Fig.2 Simulation results of frequency characteristics图3 共模和电源抑制响应模拟结果Fig.3 Simulation results of common mode and power supply rejection response图4 输入噪声响应特性模拟结果Fig.4 Simulation results of input noise response characteristics图6为本文所提出的OTA在单位反馈增益模式下的共模范围特性.当输入电压为0.1～0.4 V时，其具有线性范围，完全可以满足低频应用.图5 单位增益模式下大信号脉冲响应模拟结果Fig.5 Simulation resultsof large signal impulse response under unity gain mode图6 单位增益模式下输入共模范围模拟结果Fig.6 Simulation results of input common-mode range under unity gain mode2.2 性能比较表1对几种OTA的主要参数进行了对比，FOM1表示单位增益品质因数，FOM2表示转换速率品质因数.由表1可知，本文所提出的放大器在增益、噪声、单位增益频率(UGF)和电源抑制比(PSRR)方面均显示出更优的性能，品质因数(FOM)也高于其他OTA.其中，电源电压为0.5 V，FOM1和FOM2分别为109、231，均为其他OTA的两倍以上.另外，直流增益高达88 dB，而功耗仅为0.08 μW，远远低于其他OTA功耗.3 结论本文提出了一种低电压低功耗CMOS伪差分两级运算跨导放大器(OTA)，该放大器基于AB类拓扑结构，其中输入馈送到输入晶体管.为了避免低增益问题，在第二级放大器中采用正反馈技术提高了OTA的增益和稳定性，同时获得较小的电流及较大的跨导.与之前文献所提出的OTA相比，本文提出的OTA显示出更好的品质因数(FOM1和FOM2).同时，文中使用5 pF负载电容和0.5 V电源电压对OTA进行模拟，模拟结果显示，本文提出的OTA在35 kHz的单位增益频率下直流增益高达88 dB，相位裕量为62°.此外，输入参考噪声特性模拟结果显示，该OTA在低频下具有更好的闪烁噪声性能，且在1 kHz下的输入参考噪声有益于在生物医学中应用.该OTA在0.5 V电源电压下功耗为0.08 μW，远小于文献中其他OTA的功耗.表1 伪OTA与其他文献中的OTA模拟仿真结果对比Tab.1 Comparison in simulation results of pseudo-OTA and OTA in other literatures方法电源电压VCMOS技术直流开环增益dBUGFMHz相位裕量(°)压摆率(+/-)(V·μs-1)输入噪声(μV·Hz-1/2)CMRRdB本文0.50.18μm(双阱)88.0 0.035620.074/-0.0870.150(@1kHz)94.5(@1Hz)文献[9]0.550nm74.04.800493.4000.059(@1MHz)106.0(@5kHz)文献[5]1.0SOI45nm55.9656.00061500.000-63.0(@10kHz)文献[11]0.80.18μm(双阱)51.00.04065 0.1200.057(@1MHz)65.0(@1Hz)方法PSRR+dBPSRR-dB稳定时间μs负载电容pF总电流μA功耗μWFOM1FOM2本文84.5(@1Hz)110.5(@1Hz)160(0.01%)5.0 0.16 0.08109.0231.0文献[9]81.0(@5kHz)-0.53(0.1%)20.0200.00100.0048.034.0文献[5]60.0-0.07(1.0%)0.3620.00620.0031.724.2文献[11]---10.01.251.0032.096.0参考文献(References)：【相关文献】[1] Ragheb A N，Kim H W.Ultra-low power OTA based on bias recycling and subthreshold operation with phase margin enhancement [J].Microelectronics Journal，2017，47(3)：94-101.[2] Wang H J，Wang C H，He H Z，et al.A low-power voltage reference source based on sub threshold MOSFETs [J].Microelectronics Journal，2011，41(5)：654-657.[3] Shim J，Yang T，Jeong J.Design of low power CMOS ultra wide band low noise amplifier using noise canceling technique [J].Microelectronics Journal，2013，43(9)：821-826.[4] Akbari M，Hashemipour O.Enhancing transconductance of ultra-low-power two-stage folded cascode OTA [J].Electronics Letters，2014，50(21)：1514-1516.[5] 徐少波.一种基于信号处理的光纤液体温度传感器 [J].沈阳工业大学学报，2005，27(1)：77-79. (XU Shao-bo.An optical fiber liquid temperature sensor based on signal processing [J].Journal of Shenyang University of Technology，2005，27(1)：77-79.)[6] Gomez H，Espinosa G.55 dB DC gain，robust to PVT single-stage fully differential amplifier on 45 nm SOI-CMOS technology [J].Electronics Letters，2014，50(10)：737-739.[7] Garimella A，Furth P M.Frequency compensation techniques for op-amps and LDOs：a tutorial overview [J].Midwest Symposium on Circuits & Systems，2011(7)：1-4.[8] 薛超耀，韩志超，欧健，等.一种恒跨导轨对轨CMOS运算放大器的设计[J].电子科技，2013，26(9)：121-123.(XUE Chao-yao，HAN Zhi-chao，OU Jian，et al.A design of electronic technology，constant cross rail to rail CMOS operational amplifier [J].Electronic Science and Technology，2013，26(9)：121-123.)[9] Wu D，Gao C，Liu H，et al.A low power double-sampling extended counting ADCwith class-AB OTA for sensor arrays [J].IEEE Transactions on Circuits & Systems I：Regular Papers，2015，62(1)：29-38.[10]吴贵能，周玮.一种两级CMOS运算放大器电源抑制比提高技术 [J].重庆邮电大学学报(自然科学版)，2010，22(2)：209-213.(WU Gui-neng，ZHOU Wei.PSRR improvement technique for two-stage CMOS operational amplifier [J].Journal of Chongqing University of Posts and Telecommunications(Natural Science Edition)，2010，22(2)：209-213.)[11]田锦明，王松林，来新泉，等.一种新颖的OTA结构的数模转换器 [J].电子科技，2006(3)：13-16.(TIAN Jin-ming，WANG Song-lin，LAI Xin-quan，et al.A novel digital to analog converter with OTA structure [J].Electronic Science and Technology，2006(3)：13-16.)[12]Mirvakili A，Koomson V J.Passive frequency compensation for high gain-bandwidth and high slew-rate two-stage OTA [J].Electronics Letters，2014，50(9)：657-659.[13]Valero M，Celma S，Medrano N，et al.An ultra low-power low-voltage class AB CMOS fully differential opamp [J].IEEE International Symposium on Circuits & Systems，2012，57(1)：1967-1970.。

两级运算放大器的版图设计(版图设计实验报告)

版图设计实验报告一、实验名称：两级运算放大器的版图设计二、实验目的：1、掌握模拟CMOS集成电路的设计方法2、掌握模拟CMOS集成电路的版图设计方法三、实验要求：1、设计对象为单端输出的两级运算放大器电路，其性能为：（1）、负载电容为CL=15pf，负载电阻为RL=100K欧；（2）、电源VDD=5V；（3）、增益带宽积CBW大于40MHZ；（4）、增益AVO大于80DB；（5）、相位裕都PM大于65；（6）、输入摆幅大于3V，输出摆幅尽量大；2、查阅相关资料，学习模拟CMOS集成电路版图的设计技巧3、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版图的DRC 验证；4、要求设计的版图满足电路的功耗，性能，功能，面积合理，美观。

四、设计对象仿真后MOS管的宽长比如下图：备注：电阻：R1为180欧电容：C1为2.62pf五、实验步骤1、观察模型文件（.SCS文件）或通过对CMOS管点单电路的DC分析并查看MOS管的直流工作点参数，得到PMOS，NMOS的基工艺参数（TOX，Cox，VthN，VthP等）2、确定具体的设计方案3、在schematic中画出电路图4、开始设计电路的版图5、修改版图，使之通过DRC验证6、优化版图使面积合理、美观六、实验结果面积：120*180=22680（um）七、实验心得第二次做版图设计，相较上次的实习难度提升了些许，最关键的是即将步入工作的我们重拾了那些被淡化和遗忘的知识，重新刷新脑子，和团队紧密合作，细致的分工，相互的监督和检验，我们一步步的完成脑中的想法，在有限的时间内完成老师的作业，这让我们感觉就是在工作间里。

然而每一步的前进总是让我们明白我们的不足和问题，知识的模糊，对版图设计的有限了解，粗糙的设计，迟钝的软件操作，这些都让我们反思了很久也想了很多，无论如何，经过了再一次的版图设计，我还是能够感到自己的进步，无论是对知识的理解还是对学习知识的渴求，而后者让我感到格外珍贵。

用Cadence仿真基本CMOS放大器电路

用Cadence仿真基本CMOS放大器电路作者：向导来源：《硅谷》2012年第05期摘要：用Cadence软件仿真两种基本CMOS放大器电路，旨在站在初学者的角度介绍仿真思想。

电路在设计与仿真时会出现的诸多问题，例如为得到较大的电压摆幅而使某些管子在工作时进入三极管区，导致增益降低；沟道长度调制效应和体效应的影响；如何确定MOS管的沟道长度L和沟道宽度W。

针对以上问题，介绍一种既联系数学公式又考虑实际电路效应的仿真思想。

为方便初学者学习使用Cadence，还给出具体操作步骤。

关键词： Cadence；仿真；CMOS；放大器中图分类号：TP368 文献标识码：A 文章编号：1671－7597（2012）0310020－030 引言在电路设计领域中，模拟电路设计（Design of Analog Circuit）是不可或缺的部分，而模拟CMOS集成电路设计（Design of Analog CMOS Integrated Circuit）已成为其核心。

当模拟电路设计完成后必须进行仿真验证，模拟、混合信号IC的仿真验证是IC设计成败的关键。

Cadence软件提供非常完整的模拟、混合信号仿真验证的解决方案，因此现在工业界多使用Cadence软件，那么学会使用Cadence将是非常有必要的。

刚开始学习CMOS模拟电路设计的大学生一定会遇到不小的难题，但是若在学习的同时使用Cadence来进行仿真验证，这将对知识的领悟是大有裨益的。

因此，本文旨在通过对三种简单CMOS放大器的设计与仿真来介绍一些便于理解的仿真思想，希望能帮助初学者学习和分析。

1 共源共栅放大器的设计与仿真将欲搭建的器件、电阻、电源和地线按照图4构造电路，下文中出现的符号（如M4）可通过图4查看。

电源设置5V，nmos选择“mn”，pmos选择“mp”，为了近似可以忽略沟道调制效应，采用沟道长度L=4 。

1.1 设定直流工作点以及各个参数1.1.1 确定M4的直流电压、电流和W（沟道宽度）首先引出一个惯例：一般取，并且习惯设定管子的过驱动电压。

EDA设计实验二负反馈放大器设计与仿真

实验二负反馈放大器设计与仿真1.实验目的（1）熟悉两级放大电路设计方法。

（2）掌握在放大电路中引入负反馈的方法。

（3）掌握放大器性能指标的测量方法。

（4）加深理解负反馈对电路性能的影响（5）进一步熟悉利用Multisim仿真软件辅助电路设计的过程。

2.实验要求1）设计一个阻容耦合两极电压放大电路，要求信号源频率10kHz(峰值1mv)，负载电阻1kΩ,电压增益大于100。

2）给电路引入电压串联负反馈：①测试负反馈接入前后电路的放大倍数，输入输出电阻和频率特性。

②改变输入信号幅度，观察负反馈对电路非线性失真的影响。

3.实验内容反馈接入前的实验原理图：1.放大倍数：Au=0.075V/0.707mV=106.0822.输入电阻：Ri=0.707mV/94.48nA=7.483kΩ3.输出电阻：Ro=0.707V/143.311nA=4.934kΩ4.频率特性：fL=357.094Hz,fH=529.108kHz输出开始出现失真时的输入信号幅度：19.807mV反馈接入后的实验电路：开关闭合之后：1.放大倍数：Af=7.005mV/0.707mV=9.9082.输入电阻：Ri=0.707mV/0.198uA=3.57kΩ3.输出电阻：Ro=0.707mV/0.096mA=7.364Ω4.频率特性：fL=67.134Hz,fH=6.212MHz输出开始出现失真时的输入信号幅度≈197mV4.理论值分析由于三极管2N2222A的β=220，所以反馈接入前第一级rbe1=rb+βVT/Ic=6.7kΩ第二级rbe2=rb+βVT/Ic=6.5kΩ第二级输入电阻Ri’=R8||(R7+40%R13)||rbe2=3.65kΩ放大倍数Au=βR4||Ri’*R9||R12/([rbe1+(1+β)R1]rbe2)=107.034输入电阻Ri=R3||(R2+30%R5)||[rbe1+(1+β)R1]=7.484kΩ输出电阻Ro=R9=5.1kΩ反馈接入后：F=0.101放大倍数Af=Au/(1+AuF)=9.056输入电阻Rif=R3||(R2+30%R5)||(1+AuF)Ri=3.621kΩ输出电阻Rof=Ro/(1+AoF)=7.425Ω所以可以得出结论Af≈1/F5.实验结果分析由仿真结果以及理论计算值可以看出，接入负反馈后，放大倍数明显下降,输入电阻变化不明显，输出电阻明显下降，原因是接入电压并联负反馈之后，输出电压基本稳定而输出电流由于负反馈的增加而变大，导致输出电阻变小。