基于FPGA的SDRAM控制器设计方案
基于FPGA的1GHz数据采集卡研制 (1)
摘要摘要目前高速数据采集在电子产业中的应用越来越广泛，尤其是在软件无线电和遥感，数字示波器、孔径雷达等需要解决大带宽信号的采集和处理的方面。
高速数据采集系统的要求包括具有高的数据采样速率和分辨率，大的模拟输入带宽和大容量存储设备等。
本文结合“瞬态高速运动目标测试雷达系统＂对数据采集的要求，设计了采样速率为１Ｇｓｐｓ的采集卡。
为了达到系统要求的采样速率，设计采用Ｅ２Ｖ公司的高速模数转换芯片ＡＴ８４ＡＤ００１，并通过三线串行接口设置使其工作在并行交错采样模式下。
使用大规模可编程逻辑器件（ＦＰＧＡ）作为系统时序和逻辑的核心，实现对高速数据的接收以及后续存储电路和ＵＳＢ２．０接口电路的控制。
存储电路部分选用４片镁光公司的大容量ＳＤＲＡＭ实现对数据的缓存，并通过ＵＳＢ２．０接口芯片ＣＹ７Ｃ６８０１３实现与上位机之间的数据交互。
另外，高速电路板的设计过程不同于普通的电路，设计时必须要对电源完整性和信号完整性进行全方位考虑，论文对电路板设计要注意的事项进行了讨论。
论文给出了数据采集卡调试验证的过程，并对其中存在的一些问题进行了分析和修正。
关键词：高速Ａ／Ｄ采样；并行交替模数转换；异步ＦＩＦＯ；ＳＤＲＡＭ；ＵＳＢ２．０２高速数据采集卡及工作原理行多通道采样技术，即并行时间交替（Ｔｉｍｅ．ｉｎｔｅｒｌｅａｖｅｄ）技术。
并行时间交替采样是对同一模拟信号直接输入到ｎ片Ａ／Ｄ（或者一个芯片的１１个通道），Ａ／Ｄ按照各自的采样时钟工作，ｎ片Ａ／Ｄ的采样时钟的相位差为３６０／ｎ度，系统的采样率为ｎ片（或ｎ个通道）ＡＪＤ的总和【１０ｌ。
下面结合本系统所采用的ＡＤＣ芯片ＡＴ９４ＡＤ００１Ｂ详细阐述其工作过程：系统所用的ＡＴ８４ＡＤ００１Ｂ中含有两个独立的ＡＤＣ转换器，时钟ＣＬＫＯ和ＣＬＫｌ的频率相同，相位差为３６０／２，即相差１８０度。
其中一路在ＣＬＫＯ的上升沿取样，采样点为奇数点；另一路在ＣＬＫＩ的上升沿取样，采样点为偶数点。
DDR存储控制器的设计与应用
DDR存储控制器的设计与应用随着科技的不断进步，数字电子设备在日常生活和工作中的应用越来越广泛。
其中，DDR存储控制器作为计算机存储系统的重要组成部分，对于整个系统的性能和稳定性具有举足轻重的作用。
本文将详细阐述DDR存储控制器的概念、设计步骤、技术方案以及实验结果，并探讨其未来的发展趋势。
DDR存储控制器，全称Double Data Rate SDRAM控制器，是一种用于管理计算机存储系统的芯片或模块。
其主要作用是控制数据的传输速率和带宽，协调内存与处理器之间的数据交换，从而确保数据的高速、稳定传输。
DDR存储控制器适用于各种计算机存储设备，如DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM等。
DDR存储控制器的硬件设计主要包括以下步骤：（1）确定控制器的架构和组成元件，包括数据路径、控制逻辑、时钟发生器等。
（2）设计电路板，包括布局布线和元件放置等。
（3）编写硬件描述语言（HDL），如Verilog或VHDL，用于实现控制器的逻辑功能。
（4）仿真和验证硬件设计，确保其符合预期的功能和性能要求。
DDR存储控制器的软件设计主要包括以下步骤：（1）编写存储控制器的驱动程序，包括初始化和配置控制器、读写数据等操作。
（2）优化数据传输速率和带宽，以实现更高效的数据传输和控制。
（3）配合硬件设计，实现软硬件联合调试和测试。
在DDR存储控制器的设计中，我们采用了以下技术方案：采用同步动态随机存取存储器（SDRAM）作为主要的存储介质，其具有较高的存储密度和较低的功耗。
使用双倍数据速率（DDR）技术，使得SDRAM在每个时钟周期内可以进行两次数据传输，从而大幅提高了数据传输速率和带宽。
引入高速缓存接口（Cache Interface），以提高数据访问速度和降低CPU的负载。
使用可编程逻辑门阵列（FPGA）作为控制器的主要芯片，其具有灵活性和可定制性，能够满足各种不同的存储需求。
我们设计并实现了一款DDR存储控制器，并对其进行了严格的测试。
基于FPGA的高效率SDRAM读写双口控制器设计
Ｓ Ｄ Ｒ Ａ Ｍ
Ｐ
！ ｈ
Ｇ Ａ ＼ ｒ — — １ ／ ｌ 始
控 割
系
统
指 仲 令 裁
发 生
器
二
Ａ ｄ ｄ 。卜、、
， Ｌ 一 ！ 塑卜
Ａ ｄ ｄ ｒ ａ ｓ ￣ ｊＬ
— — — — — — 、 ／
（
Ｒ ∞ ｌ
｝
ｉ 》 ＾ Ａ ｋ
ｔ
一
一 、
，
》 ＞ ｃ
。 一 ．
ｊ ＜
－
啦ｓ ：
／
一 ｌ
＜ ｝ ＾ 《 ｏ
ｎ ３ ）
Ｉ 一 ！＼
Ｄ ｉ 国 【 ， ∽ 一 ＞ ｌ 茎
关键 词 ：Ｆ Ｐ ＧＡ；Ｓ Ｄ Ｒ ＡＭ；Ｖ ｅ ｒ ｉ ｌ ｏ ｇ
中图分类号 ：Ｔ Ｐ ３ ３ ２
文献标识码 ：Ａ
文章编号 ：１ ０ ０ ９ —０ １ ３ ４ （ ２ ０ １ ３ ） １ Ｏ （ 下） 一 ０ １ １ ５ — ０ ３
Ｄ ｏ ｉ ：１ ０ ． ３ ９ ６ ９ ／ Ｊ ． ｉ ｓ ｓ ｎ ． １ ０ ０ ９ － ０ １ ３ ４ ． ２ ０ １ ３ ． １ ０ （ 下） ． ３ ４
ｃ ｋ， ＲＤ ａ ｃ ｋ， ＷＴ ａ ｃ ｋ ， ｃ ｌ ｋ ２，
＿
图４ 总 体 结 构 框 图
ａ ｃ ｋ ， ＲＥＦ
＿
ａ
＿
２ ． １ 初 始 化
Ｓ ＤＲ Ａ Ｍ在 上 电 １ ０ ０ ｕ ｓ 一 ２ ０ ０ ｕ ｓ 后 必须 要经 历一 个
ｏ ｕ ｔ ｐ ｕ ｔ ｒ ｅ ｇ ［ ３ ： ｌ 】 Ｃ ＭＤ， ｉ ｎ ｐ ｕ ｔ ， ｃ ｌ ｋ ｌ ， Ｒ Ｅ Ｓ ， Ｒ Ｅ Ｆ ， Ｒ Ｄ ＿ ｒ ｅ
基于FPGA的Verilog语言描述的SDRAM接口电路设计
基于FPGA的SDRAM存储器接口实现摘要随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。
单片机、DSP等微处理器内部RAM 有限，这就需要在微处理器的外部扩展存储器。
同步动态随机访问存储器具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介质，在数据采集系统和图像处理系统等方面中有着重要和广泛的应用。
SDRAM 的读写逻辑复杂，最高时钟频率达100MHz 以上，普通单片机无法实现复杂的SDRAM 控制操作。
复杂可编程逻辑器件CPLD具有编程方便，集成度高，速度快，价格低等优点。
因此选用CPLD 设计SDRAM 接口控制模块, 简化主机对SDRAM 的读写控制。
通过设计基于CPLD 的SDRAM 控制器接口，可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM，增加系统的存储空间。
论文开始介绍了SDRAM接口设计研究的背景和研究的目的及意义，引出对SDRAM的研究，详细介绍了SDRAM的基本原理、内部结构、基本操作和工作时序，以及设计的重点及难点。
在这些理论基础上对SDRAM 接口进行模块化设计，了解设计中所使用的硬件和软件。
最后用Verilog语言在软件QuartusⅡ设计CPLD芯片，通过在硬件和软件上的调试基本实现了SDRAM接口的设计。
关键词SDRAM；接口；Verilog；CPLDThe Implementation of SDRAM MemoryInterface Based on the EPM570AbstractWith the rapid development of information science, people face more and more onerous task of signal processing, the requirements of data acquisition and processing system are getting higher and higher. Microprocessor such as single-chip microprocessor, DSP etc, their RAM is limited, which requires external expansion in the microprocessor memory. Synchronous Dynamic Random Access Memory has a low cost, high density, fast read and write data on the merits, thereby becoming the first choice for data cache storage medium, which paly an important role and widely used in the data acquisition system and image processing systems.SDRAM read and write logic is complex, the maximum clock frequency reaches above 100MHz, the ordinary microcontroller can not achieve complex SDRAM control operation. Complex programmable logic device has advantages such as programming convenience, high integrity, high speed and low cost etc. Therefore select CPLD to design control module of SDRAM interface , to simplify the host to read and write control of the SDRAM. Through the design of SDRAM controller interface based on CPLD, you can connect SDRAM in the external of STM series, ARM series, STC series single chip microprocessor and the DSP, increase system storage space.At the beginning of paper introduces the research background, research purpose and significance of the study of SDRAM interface design, leads to the study of SDRAM, detailed introduces information of SDRAM about the basic principles, the internal structure, the basic operation and timing of work, and the design emphasis and difficulty. Based on these theories, modularing the designof SDRAM interface, understanding hardware and software used in the design. Finally, it uses Verilog language in Quartus Ⅱsoftware to design CPLD chip, Through the hardware and the software realization SDRAM the commissioning of the basic design of the interface.Keywords SDRAM; Interface; Verilog; CPLD目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 课题背景 (1)1.2 课题研究的目的及意义 (1)1.3 同步动态随机存储器简介 (2)1.4 论文的结构和框架 (3)第2章SDRAM的工作原理 (4)2.1 存储器的概述 (4)2.1.1 存储器的分类 (4)2.1.2 存储器的技术指标 (5)2.1.3 存储器的比较 (5)2.2 SDRAM的工作原理 (6)2.2.1 SDRAM存储的基本原理 (6)2.2.2 SDRAM的内部结构 (7)2.3 本章小结 (8)第3章SDRAM的基本操作 (9)3.1 SDRAM的基本操作 (9)3.1.1 芯片初始化 (9)3.1.2 行有效 (9)3.1.3 列读写 (10)3.1.4 读操作 (11)3.1.5 写操作 (12)3.2 SDRAM的工作特性 (13)3.2.1 模式寄存器的设置 (13)3.2.2 预充电 (14)3.2.3 刷新 (15)3.3 SDRAM接口设计的要求 (16)3.3.1 存储器接口解决数据存取的难点 (17)3.3.2 存储器接口在工作方式上的初步优化 (17)3.4 本章小结 (18)第4章系统结构及硬件设计 (19)4.1 SDRAM接口设计的整体结构 (19)4.1.1 控制接口模块 (19)4.1.2 CAS延迟模块 (20)4.1.3 突发长度模块 (22)4.1.4 地址转换模块 (22)4.2 EPM570芯片简介 (23)4.2.1 MAXⅡ系列芯片功能简介 (24)4.2.2 逻辑阵列 (25)4.2.3 全局时钟 (25)4.2.4 I/O端口结构 (26)4.3 MT48LC系列芯片简介 (26)4.4 本章小结 (28)第5章软件设计与实现 (30)5.1 利用QuartusⅡ进行设计的流程 (30)5.2 软件的设计 (31)5.2.1 Verilog语言的特点 (31)5.2.2 采用Verilog设计综合的过程 (32)5.2.3 SDRAM接口设计的仿真 (34)5.3 本章小结 (36)结论 (37)致谢 (38)参考文献 (39)附录A (41)附录B (46)附录C (51)第1章绪论1.1课题背景数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。
基于FPGA的DDR2 SDRAM控制器设计
基于FPGA的DDR2SDRAM控制器设计钱素琴，刘晶华(东华大学信息科学与技术学院,上海，201600)摘要：基于高速数据传输与存储的数据釆集记录仪对缓存模块高性能的需求，选择了读写速度快、低成本、大容量、运行稳定的DDR2SDRAM作为本地存储器,在其存储寻址原理和IP核的读写控制逻辑的基础上，借助硬件描述语言设计了一个DDR2存储控制器方案。
在Intel的FPGA Cyclone IV系列开发板上进行了整体方案的功能验证，完成了用户接口和控制器之间的多数据宽度、多突发长度的高效数据传输和读写操作，在166.7MHz时钟频率下实现了稳定读写的目标。
关键词：FPGA；DDR2SDRAM；IP核Design of DDR2SDRAM controller based on FPGAQian Suqin,Liu Jinghua(College of information science and technology,Donghua University,Shanghai,201600) Abstract；Based on the requirement of high-speed data transmission and storage data acquisition recorder for high performance of cache module,DDR2SDRAM with high read-write speed,low cost, large capacity and stable operation is selected as the local memory.Based on its storage addressing principle and the read-write control logic of IP core,a DDR2storage controller scheme is designed with the help of hardware description language.The functional verifiestion of the overall scheme is carried out on the FPGA cyclone IV series development board of Intel.The efficient datQ transmission and read-write operation of multipie data widths and burst lengths between the user interface and the cont r oller are comple t ed.The st a ble read-wr ite t a rge t is achieved a/t166.7MHz clock frequency. Keywords：FPGA;DDR2SDRAM;IP coreo引言随着数据采集系统的发展,应用于图像采集和数据传输等领域的产品对存储器的速度要求越来越高。
基于FPGA的DDR3控制器设计
基于FPGA的DDR3控制器设计焦淑红;程仁涛【摘要】存介绍了DDR3 SDRAM的技术特点、工作原理,以及控制器的构成.利用Xilinx公司的MIG软件工具在Virtex-6系列FPGA芯片上,实现了控制器的设计方法,并给出了ISim仿真验证结果,验证了该设计方案的可行性.【期刊名称】《电子科技》【年(卷),期】2015(028)007【总页数】3页(P41-43)【关键词】FPGA;DDR3 SDRAM控制器;MIG;ISim【作者】焦淑红;程仁涛【作者单位】哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001;哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001【正文语种】中文【中图分类】TN79;TP391DDR3 SDRAM是第三代双倍数据速率动态同步随机存储器的简称。
是SDRAM 内存产品家族中的一员。
DDR3内存模组是采用多颗DDR3 SDRAM，并根据JEDEC的相关内存模组设计标准而制作［1］。
DDR3 SDRAM有如下技术特点:(1)DDR3新增了重置(RESET)功能，并为此新功能设置了管脚，当RESET命令有效时，DDR3将终止所有操作，此时处于活动量最少的状态，以降低功耗。
(2)DDR3新增ZQ校准功能，ZQ也是一个新的管脚，这个引脚通过一个命令集及片上校准引擎(On－Die Calibration Engine，ODCE)自动校验数据输出驱动器导通电阻与ODT的终结电阻值。
(3)在DDR3系统中，将参考电压分成两个:一个是为地址和控制总线提供服务的VREFC，另一个是为数据总线提供服务的VREFDQ，两个不同的参考电压为DDR3提供更好的抗噪能力。
(4)在DDR3系统中，控制器和存储器是一一对应的，由此便可大幅减轻地址、控制、数据信号的总线负担，提供了信号的完整性。
这是DDR3和DDR2的一个关键区别。
对单个Rank的模组，控制器和内存是点对点(Point to Point)的连接关系，对双 Rank的模组，控制器和内存是点对双点(Point to 2Points)的连接关系。
基于FPGA的DDR2存储器控制器设计_河北科技大学.
毕业设计学生姓名:洪雷学号: 09xxxxxxxx 专业:电子科学与技术题目:基于FPGA的DDR2存储器控制器设计指导教师:安国臣(讲师评阅教师:武瑞红(副教授2013年6月毕业设计中文摘要随着消费电类电子产品以及便携式通讯产品向多功能、高性能和低功耗方向的飞快发展,而随之带来的是对大量的数据处理,而产品的系统对其主要的存储设备的要求也越来越高。
目前,DDR2凭着其及其高的数据传输速率和低廉的成本则越来越多的被用到一些高档类的消费类电子和便携式产品中。
对DDR2 SDRAM的控制器处理的设计变得也就非常有必要。
使用FPGA技术设计数字电路,不仅可以简化设计过程,而且还可以减低整个系统的体积和成本,增加系统的可靠性。
本次设计则使用Altear公司的Cyclone V 代器件,经行开发的最小系统。
本次设计使用的是Mircon公司的MT47系列的芯片,借助Altera公司提供的IP 核所自动生成PHY接口。
由于DDR2的读写驱动的要求,多次设计了电压的要求。
本文对DDR2 SDRAM基本结构和原理进行了简单的介绍。
并且阐述基于FIFO和PHY接口的DDR2设计方法。
关键词DDR2 FPGA 存储器控制器 FIFO毕业设计外文摘要Title DDR2 Memory Controller Design based on FPGAAbstractAs consumer electric class electronic products and portable communication products to multi-functional, high performance and low power consumption direction of rapid development, and then brings about a lot of data processing, the product of the system to the main storage device requirements more and more higher. At present, the DDR2 with its and high data transfer rate and low cost are more and more used in some high-end consumer electronics and portable products. Processing of DDR2 SDRAM controller design becomes and is very necessary.Digital circuit design using FPGA technology, not only can simplify the design process, but also can reduce the size and cost of the whole system, increase the reliability of the system. This design USES Altear company Cyclone V generation device, the smallest system development. This design USES the Mircon MT47 series chips, and IP core provided by Altera corporation how can automatically generate the PHY interface. Driven requirements due to DDR2, speaking, reading and writing, and design the voltage requirements for many times.in this paper, the basic structure and principle of DDR2 SDRAM has carried on the simple introduction. And in this paper, the DDR2 design method based on FIFO and PHY interfaceKey Words DDR2 FPGA memory controlle FIFO目录1 绪论 (12 动态随机存储器 (32.1 同步动态随机存储器原理与结构 (32.2 双倍动态随机存储器原理与特点 (32.3 DDR2随机存储器的简介 (43 可编程逻辑器件原理 (73.1 FPGA原理 (73.2 FPGA结构 (73.3 FPGA器件开发的优点 (94 外围电路设计 (114.1芯片的选择和介绍 (114.2 FPGA电源设计 (154.3 FPGA时钟和复位设计 (164.4 FPGA的配置设计 (175 软件设计与仿真 (185.1 FPGA的设计开发流程 (18 5.2 系统设计软件介绍 (195.3 VHDL语言的介绍 (195.4 系统设计 (20结论 (29致谢 (30参考文献 (311 绪论随着大规模、甚大规模的集成电路的设计技术的飞速发展,科技的日益更新,跟随而来的是各种的芯片的弄能不段的变复杂,而同时,数字产品例如掌上电脑、网络设备、音频设备、高清电视等,对高性能的内存的需求也越来越高。
SDRAM
SDRAM文件结构存储控制的FPGA实现作者：于跃忠,黄振,林孝康来源：《现代电子技术》2010年第14期摘要:面对不同应用场景,原始采样数据可能包含不同类型信号,而各种类型信号的处理也往往需要不同的数据帧结构。
因此,需要对原始采样数据进行快速缓存,并根据数据处理的要求进行重组帧。
在此使用可编程器件设计了结构化状态机对SDRAM进行读写控制,给出了一种便于FPGA实现的基于文件结构的数据缓存与重组帧方案。
该方案已应用于某实际系统中,具有速度快、可靠性高的特点,并能灵活应用于其他存储系统中。
关键词:FPGA; 文件结构; 结构化状态机; SDRAM; 存储控制中图分类号:TN60; TP368.1 文献标识码:A文章编号:1004-373X(2010)14-0167-04FPGA Implementation of File Structure Storage Control for SDRAMYU Yue--(1. Institute of Micro-electronics, Tsinghua University, Beijing 100084, China;2. Shenzhen Graduate School, Tsinghua University, Shenzhen 518055, China)Abstract:For different applications, sampled data may contain different type signals, which need varied data frame structure to be processed. Therefore, flexible storage and reconstruction of the sampled data for dada processing are needed. A structural state machine was designed for storage control of SDRAM, which is based on a file structure data cache storage program with FPGA. Likewise, a reconstruction module of data frame structure is also realized. This new design is applied in a practical system with good performance in speed and reliability, and it also can be easily used in other storage systems with its flexibility.Keywords:FPGA; file structure; structural state machine; SDRAM; storage control0 引言面对不同的应用场景,原始采样数据可能包含多种不同样式的信号,这给传统基于连续存储方式的数据缓存系统带来了挑战。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
现 过 程 。 实验 测试 结 果表 明 ：该 控 制 器设计 灵 活 、 工作稳 定 可 靠 ，成本 低 廉 ，可作 为 Ｉ Ｐ核应 用 于 不 同 Ｓ Ｃ 的 高速 Ｏ
缓存 系统 中 。 关 键 词 ：控 制 器 ； Ｓ ＡＭ ； Ｆ ＧＡ； Ｖ ｒｌｇ ＤＲ Ｐ ｅｉ ｏ
中图 分类 号 ：Ｔ ３ ２ 文 献标 志 码 ：Ａ Ｐ ３
ｓ ｔｍ ， ｅ Ｓ ｙｓｅ ａ ｎ ｗ ＤＲＡＭ ｏ ｔｏ ｌ ｒｂ ｓ ｄ ｏ ＰＧＡ ｓ ｐ ｏ ｏ ｅ ． ｓ ｄ ｏ ｈ ｎ ｌ ｉ ｆｔ ｅ ｂ ｓ ｃ ｏ ｅ ａ ｉ ｎ ｐ ｉ ｃ ｐ ｅ ｏ ｃ ｎ ｒ ｌｅ ａ ｅ ｎ Ｆ ｗａ ｒ ｐ ｓ ｄ Ｂａ ｅ ｎ ｔ ｅ ａ ａ ｙｓｓ ｏ ｈ ａ ｉ ｐ ｒ ｔｏ ｒｎ ｉ ｌ ｆ Ｓ ＤＲＡＭ ，ｔ ｒ ｕ ｈ ｉ ｔｏ ｕ ｉ ｇ ｔ ｅ ｓ ａ ｅ ｍ ａ ｈ ｎ ｎ ｒ ｉｒ ｔｏ ｃ ａ ｉｍ ，ｔ ｅ ｐ ｒ ｏ ｅ ｏ ｉ ｈ ｓ ｅ ｄ ｄ ｔ ａ ｈ ｎ ｈ ｏ ｇ ｎ ｒ ｄ ｃ ｎ ｈ ｔ ｔ ｃ ｉ ｅ ａ ｄ ａ ｂ ｔ ａ ｉ ｎ ｍｅ ｈ ｎ ｓ ｈ ｕ ｐ ｓ ｆｈ ｇ －ｐ ｅ ａａ ｃ ｃ ｅ ａ ｄ
摘 要 ：针对 高速 实 时 图像 采 集 系统 中数 据 量 犬需要 缓 存 的 问题 ，提 出一种基 于 Ｆ ＧＡ 的 Ｓ ＡＭ 控 制 器设 计 方 Ｐ ＤＲ 案 。在 分析 Ｓ ＡＭ 基 本 操 作原 理 的基 础 上 ，通 过 引入状 态机和 仲 裁机 制 ， 利用 Ｖ ｒｌｇ语 言在 Ｑ ａｔｓＩ 开发 环 ＤＲ ｅｉ ｏ ｕ ｒｕｌ 的 境 中进行 设 计 输入 与仿 真验 证 ，实现 了高速 数据 的缓存 和 传输 。详 细介 绍 各模 块 的具 体设 计 方 法 以及 整体 设计 的实
存 的 芯 片 主 要 有 ： 口 ＲＡＭ 、 Ｉ Ｏ、 ＲＡＭ、 ＤＲ 双 ＦＦ Ｓ Ｓ ＡＭ
Ｆ ＧＡ 模 块 化 解 决 方 案 。 Ｐ
Hale Waihona Puke Ｄｅ ｉ ｎ Ｓ ｈ ｍ ｅｏ ＤＲＡＭ ｎ ｒ ｌ ｒＢａ ｅ ｎ Ｆ ｓｇ ｃ ｅ ｆＳ Ｃｏ ｔｏ ｌ ｓ ｄ ｏ ＰＧＡ ｅ
ＨＯ ｏ ｇ ｕ Ｚ ａ ｇ Ｗ ｌ ｆ ｎ ＵＨ ｎ ｌ ． ｈ ｎ ｅ ａ ｇ ｎ
（ｃ ｏ ｌ ｆＯ ｔｅｅ ｔ ｎｃ ｎ ｉｅ ｒｎ ， ’ｎＴ ｃ ｎ ｌｇｃ ｌ ｉｅｓｔ， ’ｎ７ ０ ３ ， ｈｎ ） Ｓ ｈ ｏ ｐ ｏ ｌｃｒ ｉｓ ｇ ｎｅ ｉｇ Ｘｉ ｅ ｈ ｏｏ ｉ ｖ ｒｉ Ｘｉ １ ０ ２ Ｃ ｉａ ｏ ｏ Ｅ ａ ａ Ｕｎ ｙ ａ
Ａｂ ｔ ａ ｔ ｓ ｒ ｃ ：Ａｉ ｉ ｇ ａ ｈ ｒ ｂ ｅ ｏ ｒ ｅ ｃ ｐ ｃ ｔ ａ ａ ｅ ｄ ｍｅ ｒ ａ ｈ ｎ ｈ ｇ － ｐ ｅ ｅ ｌｔ ｍａ ｅ ｐｒ ｃ ｓ ｉ ｇ ｍ ｎ ｔｔ ｅ ｐ ｏ ｌ ｍ ｆ ｌ ｇ ・ ａ ａ ｉ ｄ ｔ ，ｎ ｅ ｍｏ ｙ ｃ ｃ ｅ ｉ ｉ ｈ ｓ ｅ ｄ ｒ ａ － ｉ ａ ｙ ｍｅ ｉ ｇ ｏ ｅ ｓ ｎ
ｔａ ｓ ｓ ｉｎ ｉ ｒ ａｉｅ ｙ ｃ ｒ ｉｇ ｏ ｈ ｅ ｉ ｎ ｉｐ ｔ ｎ ｉ ｌ ｉｎ ｖ ｌ ａ ｉｎ ｉ ｕ ｒｕ ｌ ｄ ｖ ｌ ｐ ｎ ｎ ｉ ｎ ｎ ｓ ｒｎ ｍｉ ｏ ｅ ｌ ｄ ｂ ａ ｒ ｎ ｎ ｔ ｅｄ ｓｇ ｕ ｄ ｓ ｓ ｓ ｚ ｙ ｎ ａ ｍｕａ ｏ ａｉ ｔ ｎ Ｑ ａ ｔｓ Ｉ ｅ ｅｏ ｍｅ ｔ ｖｒ ｍｅ ｔ ｔ ｄ ｏ ｅ ｏ
ｄ ｆ ｅ ｅ ｔ ＯＣ ｉ ｈ－ｐ ｅ ａ ｈ ｙ ｔ ｍ． ｉｆ ｒ ｎ Ｓ ｈ ｇ ｓ ｅ ｄ ｃ ｃ ｅ ｓ ｓｅ Ｋｅ ｒ ｓ ｃ ｎ ｒ ｌｅ ； ＤＲＡＭ ； Ｐ ｙ ｗｏ ｄ ： ｏ ｔｏ ｌ ｒ Ｓ Ｆ ＧＡ； ｒ ｌ ｇ Ｖｅ ｉ ｏ
Ｏ 引 言
在 嵌 入 式 高 速 图 像 采 集 和 存 储 系 统 中 ， 由于 前 段 采 集 和 后 端 存 储 转 发 的速 度 不 同 ， 常 常 需 要 用 到 存 储 容 量 大 、读 写 速 度 快 的 缓 存 器 Ｉ。 目前 构 成 缓 Ｉ 】
兵 工 自 动 化
３ （） ２ １
Ｏｒ ｎ ｎ ｅＩ ｄ ｓｒ ｔ ｍａｉｎ ｄ ａ ｃ ｎ ｕ ｔｙＡｕｏ ｔｏ
基 于 Ｆ ＧＡ 的 Ｓ ＡＭ 控 制 器设 计 方 案 Ｐ ＤＲ
侯 宏 录 ， 张 文 芳
（ 安 工业 大 学光 电工程 学 院 ，西 安 ７ ０３ ） 西 １０ ２