FPGA设计方案
FPGA设计方案
FPGA课程设计题目：全天候温度纪录仪的设计与FPGA实现姓名：学号：院系：信息科学与工程学院专业：计算机技术摘要本设计有效的克服了传统的数字温度计的缺点，采用自上而下的设计思路，绘制出了系统结构流程图，最后又在硬件上通过对其进行调试和验证。
基于FPGA在Quartus II13.0软件下应用Verilog HDL语言编写程序,采用ALTRA公司Cyclone- IV系列的EP4CE40F23I7 芯片进行了计算机仿真，并给出了相应的仿真结果。
该电路能够实现很好的测温功能。
关键字：数字温度计；FPGA；Quartus II130.；Verilog HDL；EP4CE40F2317AbstractThis design effectively overcomes the traditional digital thermometer’s wea knesses and takes a top-down approach to design flow chart of system, and fi nally pass the circuits to the hardware to debug and verify it. This design is b ased on FPGA using Verilog HDL language to write program in Quartus II sof tware, adopting EP4CE40F23I7 chip of Cyclone- IV series of ALTRA company for computer simulation and at the same time showing the corresponding sim ulation result. This circuit is able to carry out excellent temperature- measurem ent function.KeyＷords:Digital thermometer；FPGA；Quartus II 13.0；Verilog HDL ；EP4CE40F2317目录一、设计要求 (1)1.1 设计题目 (1)1.2 选题背景 (1)1.3 设计要求： (1)二、系统设计 (2)2.1 系统设计图 (2)2.2 系统设计说明 (2)三、硬件设计 (2)3.1 FPGA简介 (3)3.2 LCD1602液晶显示 (5)3.3 DS18B20温度传感器 (7)3.4 AT24C02读写模块 (9)3.5 按键模块设计 (10)四、软件设计 (11)4.1 Quartus II软件介绍 (11)4.2 系统架构图 (12)4.3 系统控制器 (12)4.4 系统调试 (13)五、代码附录 (13)5.1 顶层模块 (13)5.2 LCD驱动部分代码 (15)5.3 DS18B20驱动模块 (16)全天候温度纪录仪的设计与FPGA实现一、设计相关1.1 设计题目全天候温度纪录仪的设计与FPGA实现1.2选题背景当今电子产品正向功能多元化，体积最小化，功耗最低化的方向发展。
fpga逻辑设计方案报告
fpga逻辑设计方案报告FPGA逻辑设计方案报告一、引言FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种可编程数字逻辑器件，具有灵活性和可重构性。
FPGA的设计涉及到逻辑电路设计、时序设计和综合优化等方面。
本报告旨在介绍FPGA逻辑设计方案的基本原理和方法。
二、FPGA逻辑设计基础1. FPGA架构：FPGA由可编程逻辑单元（CLB）、输入输出模块（IOB）和可编程互连资源（Interconnect）构成。
CLB是FPGA 中最基本的逻辑单元，包含查找表（LUT）、寄存器和多路选择器等。
IOB用于与外部设备进行数据交换。
Interconnect用于连接CLB和IOB，实现不同逻辑单元之间的互连。
2. FPGA编程语言：常见的FPGA编程语言包括VHDL和Verilog。
这些语言提供了描述数字逻辑电路的方式，可以通过编写代码来实现逻辑功能。
三、FPGA逻辑设计流程1. 需求分析：明确设计的功能和性能要求，确定逻辑电路的输入输出接口。
2. 模块划分：将整个设计任务划分为多个模块，每个模块负责实现一个特定的功能。
3. 逻辑设计：使用FPGA编程语言编写每个模块的逻辑电路描述。
在描述中使用逻辑门、寄存器、多路选择器等基本元件，通过组合和时序逻辑的方式实现所需功能。
4. 综合优化：对逻辑电路进行综合，将高级语言描述转化为逻辑门级的电路描述。
综合优化包括逻辑优化、时序优化和面积优化等。
5. 时序设计：对逻辑电路进行时序约束的设置，确保信号的传输满足时序要求。
时序设计包括时钟频率、时钟分频、时钟延迟等方面的考虑。
6. 布局布线：将逻辑电路映射到FPGA的物理资源上。
布局布线包括逻辑单元的位置分配和信号线的路径规划。
7. 静态时序分析：对布局布线后的电路进行时序分析，检查是否满足时序要求。
8. 配置生成：将逻辑电路的配置位流生成，用于配置FPGA芯片。
9. 下载与验证：将配置位流下载到FPGA芯片中，通过验证测试确保设计满足功能和性能要求。
FPGA的设计方案与应用
FPGA的设计方案与应用FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，可以通过重新配置内部电路来实现不同的功能。
它具有灵活性高、适应性强、可重构性好等特点，因此在各种应用领域中得到了广泛的应用。
1. 通信领域：FPGA可以用于实现各种通信协议的硬件加速，如以太网、USB、PCI Express等。
它可以提供高性能的数据处理能力，同时具有良好的灵活性和可重构性，适应性强。
此外，FPGA还可以用于无线通信系统中的信号处理、调制解调等关键功能的实现。
2.图像与视频处理：FPGA可以用于图像和视频处理的实时加速。
例如，它可以用于实现高清视频编解码、图像滤波、图像识别等功能。
由于FPGA具有并行处理的能力，可以同时处理多个像素点或图像帧，从而大大提高图像和视频处理的效率。
3.数字信号处理：FPGA可以用于实现各种数字信号处理算法的硬件加速，如滤波、快速傅里叶变换（FFT）、数字滤波器、数字乘法器等。
通过将算法实现为硬件电路，可以提供高性能的信号处理能力，并且可以通过重新配置FPGA来适应不同的算法和应用需求。
4.自动驾驶与机器人：FPGA可以用于实现自动驾驶系统和机器人的关键功能。
例如，它可以用于实现传感器数据的实时处理与分析、路径规划、障碍物检测等功能。
由于自动驾驶和机器人应用对实时性和低延迟要求较高，FPGA的高性能和并行处理能力非常适合此类应用。
5.云计算与数据中心：FPGA可以用于云计算和数据中心中的加速计算。
它可以用于加速各种计算密集型应用，如机器学习、深度学习、密码学等。
通过将计算任务在FPGA上实现，可以大大提高计算效率，并降低能耗。
总之，FPGA作为一种可编程逻辑器件，具有灵活性高、适应性强、可重构性好等特点，被广泛应用于通信、图像与视频处理、数字信号处理、自动驾驶与机器人、云计算与数据中心等领域。
随着技术的不断进步和FPGA性能的提高，相信FPGA在各个领域的应用将会越来越广泛。
fpga的设计方法有哪些
fpga的设计方法有哪些FPGA（Field Programmable Gate Array，现场可编程门阵列）是一种灵活可编程的集成电路，广泛应用于数字信号处理、通信、嵌入式系统等领域。
FPGA的设计方法有很多种，根据不同的需求和应用场景选择适合的设计方法可以提高设计效率和性能。
本文将介绍几种常见的FPGA设计方法，包括RTL设计方法、HLS设计方法、IP核集成设计方法和SoC设计方法。
首先是RTL设计方法（Register Transfer Level）。
RTL设计是一种基于硬件描述语言（HDL）的设计方法。
常用的HDL有VHDL和Verilog。
在RTL设计中，设计人员通过编写HDL代码来描述电路的功能和行为，然后通过综合工具将HDL代码综合为逻辑门级的电路网表，最后通过布局布线工具将电路网表映射到FPGA芯片上。
RTL设计方法需要设计人员对硬件电路的原理和结构有较深的理解，同时也需要具备一定的编程能力。
其次是HLS设计方法（High-Level Synthesis）。
HLS设计是一种基于高级语言的设计方法，通过将C、C++等高级语言代码转化为硬件电路。
HLS设计可以提高设计效率，降低开发门槛。
在HLS设计中，设计人员先编写高级语言代码，然后通过HLS工具将高级语言代码综合为硬件描述语言（VHDL或Verilog），最后再将综合后的HDL代码进行后续的综合、布局和布线。
HLS设计方法适合于复杂算法的设计，如数字信号处理、图像处理等。
第三种设计方法是IP核集成设计方法。
IP核（Intellectual Property Core）是指可重用的、功能独立的硬件模块，如时钟模块、存储模块、通信接口模块等。
IP核集成设计方法是将不同的IP核组合在一起进行设计，以实现特定的功能需求。
设计人员可以通过购买或自己编写IP核来实现不同的功能需求，然后将这些IP核进行连接和配置，最终构成完整的电路设计。
IP核集成设计方法可以加快设计过程，降低设计难度。
FPGA设计方法汇总课件
表决电路就发送给CPU故障诊断信息； 表决电路监视两个CPU写入数据的时间差是否超时，当在一个周期内，表决电路在
组合逻辑 外部输出
BACK
43
（5）状态机风格
一段式 一个always模块完成输出及状态转移； 必须要综合考虑现态在何种状态转移条件下会进入哪些次 态，然后在每个现态的case 分支下分别描述每个次态的 输出。
两段式 一个always 模块采用同步时序描述状态转移；另一个模块 采用组合逻辑判断状态转移条件。
48
总结
FPGA是一种可编程硬件，深入理解器件的 结构有助于设计
严格遵守设计流程，充分利用工具 在整个设计中贯穿五大设计思想 状态机的编码、类型、风格和设计思路决
定了能否设计出高效的状态机 FPGA在设计中需要考虑安全性
49
通讯表决电路设计
刘志凯 2008年8月
50
一、实现的功能
1、基本功能： 对 CPU1、CPU2向 BTM的通讯路径进行表决，CPU1和CPU2通过并行总线将需要
decoder
btm(cpu1&cpu2) dmi(cpu1&cpu2) uart(cpu1&cpu2)
BACK
55
时钟模块CLOCK module
外部clock PLL
timerclk分频器 Reset
txclk分频器
timerclk txclk
clk CPLD clk
BACK
FPGA设计方法汇总
FPGA设计方法汇总FPGA（Field Programmable Gate Array）是一种可编程的硬件设备，通过配置相关的逻辑门、寄存器和其它特定功能模块，可以按照用户的需求实现不同的电路功能。
设计FPGA时需要考虑多种因素，如设计流程、开发工具、语言选择以及验证方法等。
以下是FPGA设计的常见方法汇总：1.设计流程：设计流程是FPGA设计的基本框架，通常包括以下几个步骤：-系统设计：确定设计的目标和功能需求，分析系统的输入输出特性。
-架构设计：选择适当的FPGA器件、硬件平台和系统架构。
-IP集成：选择现有的IP（知识产权）核，并将其集成到设计中。
-设计实现：使用硬件描述语言（HDL）编写FPGA设计代码。
-仿真验证：使用仿真工具对设计进行功能验证。
-逻辑综合：将HDL代码转换为门级描述，在逻辑综合工具中进行网表级优化。
-物理布局：在FPGA的布局工具中将设计映射到FPGA芯片上。
-时序约束：定义设计中各模块之间的时序关系和临界路径。
-静态时序分析：使用时序分析工具对设计进行时序约束检查。
2.开发工具：开发工具对FPGA设计的开发和调试非常关键，常用的开发工具包括：- FPGA开发平台：如Xilinx的Vivado、Altera的Quartus等，提供完整的设计流程支持。
- 仿真工具：如ModelSim、ISim等，用于对设计进行功能验证和时序分析等。
- 布局工具：常用的布局工具有PlanAhead、ISE等，用于将设计映射到FPGA芯片上。
- 时序分析工具：如TimeQuest、NanoTime等，用于对设计进行时序约束检查和时序优化。
- 调试工具：如ChipScope、SignalTap等，用于对设计进行硬件调试和波形分析。
3.语言选择：- VHDL（VHSIC Hardware Description Language）：一种硬件描述语言，适用于复杂的设计和系统级设计。
- Verilog（Verification Language）：一种硬件描述语言，适用于快速原型开发和设计验证。
fpga电路板卡设计方案
fpga电路板卡设计方案FPGA电路板卡设计方案一、引言FPGA（Field-Programmable Gate Array）电路板卡是一种可编程逻辑器件，具有广泛的应用领域。
本文将介绍FPGA电路板卡的设计方案，包括设计流程、关键技术和实现方法等方面。
二、设计流程1. 确定需求：首先，根据实际需求确定FPGA电路板卡的功能和性能要求。
这包括输入输出接口、逻辑电路设计、时钟频率等方面。
2. 选择开发平台：根据需求确定合适的FPGA开发平台，如Xilinx、Altera等。
开发平台提供了开发工具和资源库，方便开发者进行电路设计和编程。
3. 电路设计：根据需求和开发平台，进行电路设计。
这涉及到逻辑电路设计、时序电路设计、电源管理等方面。
设计过程中需要考虑电路的可靠性、稳定性和功耗等因素。
4. 电路仿真：设计完成后，进行电路仿真验证。
通过仿真可以检验电路的功能和性能是否符合预期要求，及时发现和解决问题。
5. 硬件布局：根据电路设计结果，进行PCB（Printed Circuit Board）布局。
布局过程中需要考虑电路的布线、信号干扰、电磁兼容等因素，以确保电路的稳定性和可靠性。
6. PCB制造：完成布局后，将PCB进行制造。
制造过程包括PCB 板材选择、印制、钻孔、贴片、焊接等环节。
制造质量直接影响电路的性能和可靠性。
7. 烧录程序：当PCB制造完成后，将开发好的程序烧录到FPGA芯片中。
烧录程序是将逻辑电路转化为FPGA芯片可以执行的指令，是电路板卡实现功能的关键步骤。
8. 调试与测试：将烧录好的FPGA电路板卡连接到相应的系统中，进行调试和测试。
通过测试可以验证电路的性能和功能是否符合要求，及时发现和修复问题。
9. 优化与改进：根据测试结果，对电路进行优化和改进。
优化包括电路的功耗优化、时序优化、面积优化等方面，以提升电路的性能和可靠性。
三、关键技术1. 逻辑设计：逻辑设计是FPGA电路板卡设计的核心技术。
FPGA开发板硬件设计方案070516
引言在FPGA 选型报告中，我们阐明了产品用途和设计目标，列出了具体的规格需求并最终选定了AlterastratixIIEP2S180F-1020作为FPGA 器件，本文将详细说明FPGA 整体设计方案。
一、器件布局1、器件总体布局图[ri SYNERTOIME LJ 协同航因FP GA咼速A/D RJ45以太网 咼速A/D 扩展口24PinRS-232 RS-232咼速A/D 咼速A/D 咼速D/A 咼速D/A 咼速D/A咼速D/AFPGA EP2S180音频A/D程控逻 辑芯片音频A/D高密connector音频D/ASharpLCD体布局考像因并口LCD串口LCD音频D/A POWERSUPPLY:16V 大电流开关稳压器：5V 、3.3V 、1.8V 、1.2V LDO:2.8V DC/DC:12V DC/DC:-5VSDCard SDCard键盘4XPCI-Express :妾口ng口展扩尹山而性：将各种使用接口布置在板边方便使用，包括高速A/DD/A 的SMA A/DD/A 的RCA 端子、摄像头Connector 、LCDConnector 、键盘接口、RJ-45、RS-232接口、USB2.0OTG 接口、CFCard （可选）、SDCard 、Powersupply 口展扩端子、扩展口；PCI-e 和DDR 存储器接口可放置于板内。
> 电磁兼容：将电源集中放置在右上角区域，做好接地和滤波设计；将高速A/D 、D/A 器件集中放置在左侧，尽量缩短信号线的走线距离并避免交叉线。
>产品升级：将FPGA 开发板分为了基板和核心板两个部分，上图红色框区域为基板，绿色框区域为核心板，板间用高速Connector 连接，向后开发只需重新设计核心板，可节省大量开发时间和费用。
二、功能说明1、FPGA> 742I/OPin> 外接2*64MBDDRSDRAM ，可选MICRON 、INFINEON 和SAMSUNG 任一家产品，另外在基板上再扩展一接口以满足更大容量需求 > 外接128MBFLASH > 外接256KB*16SRAM> 155.52MHz/100MHz/33.3MHz/25MHz 时钟源> 数字程控逻辑芯片 >外接12V 风扇降温高密connectorCrystalDDRSDRAMSRAM> 主要器件：FPGAEP2S180128MbFLASH AM29LV128MH113REI256K*16SRAM IDT71V416510PH64MBDDRSDRAMMT46LC16M16A2数字程控逻辑芯片EPM1270F256C32、电源电源为模拟和数字器件提供稳定可靠的直流电压，设计核心要素包括：> DC16V/3.75A输入端子，Fuse保护> 电源输入端使用共模抑制电感> ESD二极管保护、反向电压保护和滤波钽电解电容> LED指示灯> 选用高效率大电流容量的开关稳压管提供5V、3.3V、1.8V、1.2V> 选用大电流容量1.5A的LDO提供2.8V> DC/DC提供12V/0.5A风扇电源> DC/DC提供-5V运放电源> 使用专用电源电感支持大电流容量> 电源PCBLayout注意点（参考下文说明），还要参考各芯片Datasheet中关于Layout 的说明事项> 主要器件：开关稳压管LM2678LTC3728LTC17781.8VLDOLT196312VDC/DCLTC1872-5VDC/DCLTC3704电源电感TOKO919AS系列电解电容—180UF\100UF\10UF\56UF等三极管和场效应管ESD二极管、保险管、Zenar二极管、肖特基二极管、LED直流风扇12V/0.2A3、高速A/D高速A/D用于数字通信接收机IF采样功能，将模拟信号转化为数字信号供给FPGA 做处理，设计核心要素包括：> 四路125Msps,12bit高速A/D,推荐使用AD9233BCPZ-125> 输入电压：1.8V（模拟），3.3V（数字），其中1.8V耗电220mA，四路要880mA,要使用大电流容量稳压管供电，因为是高速芯片，每个供电管脚接0.1uF去耦电容> RF/IF输入，经Transformer转换为两路信号，2Vp-p输入，Transformer后端RC网络要根据输入信号的频率而变换> 125MHz有源晶振时钟，经Transformer转换为差分信号CLK+/CLK-,—个晶振可负载两个A/D芯片> 利用肖特基二极管对输入的模拟和时钟信号电平进行钳制> I2C控制指令（SCLK/SDIO）> A/DData输出经Buffer进入FPGA，前后加20~100欧姆电阻有助于减少overshooting 和ringing> 主要器件：A/DConverterAD9233BCPZ-125125MHzCrystalCB3LV-3CTransformerADT1-1WT/ETC1-1-13Buffer74VCX162244SchottkyDiodeHSMS28124、高速D/A高速D/A用于数字宽带通信，将数字信号转化为模拟信号供给下一级做处理，设计核心要素包括：> 四路125Msps，12bit高速D/A,推荐使用AD9752> 输入电压：5V（模拟\数字），0.1uF去耦、1uF滤波电容> 125MHz有源晶振时钟，单端输入，一个晶振可负载两个D/A芯片> 模拟差分信号输出，电阻网络调整输出共模电压> 数字信号输入端接上拉和下拉电阻（可选）> 主要器件：D/AConverterAD9752125MHzCrystalCB3LV-3CTransformerADT1-1WT5、AudioA/DAudioA/D用于数字音频接收机采样功能，将模拟信号转化为数字信号供给FPGA做处理，设计核心要素包括：> 两路Stereo,16bitAudioD/A,推荐使用AD1877> 输入电压：5V（模拟\数字），0.1uF、10nF去耦、1uF滤波电容> 12.288MHz有源晶振时钟，单端输入，一个晶振可负载两个A/D芯片> 左右两声道模拟输入> TTL串行数据输出> 主要器件：AudioA/DConverterAD187712.288MHzCrystal6、AudioD/AAudioD/A用于将数字音频信号转化为模拟信号，设计核心要素包括：> 两路Stereo，24bitAudioA/D,推荐使用AD1853> 输入电压：5V（模拟\数字），0.1uF滤波电容> 12.288MHz有源晶振时钟，单端输入，一个晶振可负载两个A/D芯片> 左右两声道模拟差分输出> 运放和低通滤波，采用±5V供电，如果声音效果不佳，还可采用外接直流电源土15V 供电> 喇叭和耳机两种音频输出方式> 主要器件：AudioD/AConverterAD185312.288MHzCrystalOP275运放器LA4525喇叭功放LA4536A耳机功放三、接口说明1、RS-232> 两路RS-232Transceiver，9Pin标准RS-232接口，接口定义为DCD\RXD\TXD\DTR\GND\DSR\RTS\CTS\RI> 一路选用MAX3380,2TX/2RX普通Transceiver，传输速率460kbps，连接RXD\CTS\TXD\RTS\GND> 一路选用MAX3245，3TX/5RX高速Transceiver，传输速率1Mbps，全部连接2、RJ-45> 一路以太网控制器，ISABUS接口，推荐使用CS8900A> 输入电压：3.3V（模拟\数字），0.1uF去耦电容> 20MHz无源晶振时钟，双端输入> TX/RX差分信号输出> 双向buffer> 主要器件：以太网控制器CS8900ABuffer74VCX16324520MHzCrystalNVRAMAT93C46A内部集成X'FMR的RJ-45接口3、USB2.0OTG> 两路高速（全速）USB2.0OTGTransceiver，推荐使用ISP1504A> 输入电压：5V\3.3V\2.8V\1.8V,0.1uF滤波电容，利用电源分配开关提供5V电压给USB 接口> 19.2MHz无源晶振时钟，双端输入> 一路标准USB接口，接口定义为5V\D-\D+\GND> 一路MiniUSB接口，接口定义为5V\D-\D+\ID\GND,ID连接TransceiverID引脚，标准USB接口没有该功能，TransceiverID引脚经1K电阻接地> 主要器件：高速（全速）USB2.0OTGTransceiverISP1504A19.2MHzCrystal双路USB电源分配开关MIC2536ESDFilterIP4059（可选）4、CMOS摄像头> CMOS摄像头接口没有固定标准，可以采用48PinCSIConnector，包括CSI数据传输（MCLK\FV\LV\PIXCLK\DATA[15:0]）、GPIO传感器控制（RESET\POWD）、I2C（SDA\SCLK）和电源供电四个部分> 输入电压：2.8V\1.8V（模拟\数字），0.1uF滤波电容> 一般摄像头都是8bit数据> 信号接上拉电阻，最好都通过buffer驱动和FPGA通信> 我们现在有一个Freescale的CMOS摄像头，48PinCSIConnector接口，只需安装驱动程序即可5、CF&SDCard> CF&SD都可作为外设存储器，SD卡可兼容MMC卡，3.3V输入电压> SD9Pin结构，接口定义为Data2\Data3\CMD\gnd\3.3V\CLK\gnd\DataO\Data1，FPGA输出的Data可直接连接外设存储器> MMC7Pin结构，两侧比SD卡各少一个Datapin> CF50Pin结构较复杂，从功能上说，SD可以实现大容量存储，个人认为不需要再在板上设计CF接口> 接口选择：CFSAMTECCFT-150（可选）6、JTAG> JTAG有20Pin和14Pin两种标准接口，两者电气特性一致，没有本质差别> 为TRST\TDI\TMS\NRST可接不高于10K上拉电阻防止误触发> TCK\RTCK可接不高于10K下拉电阻防止误触发> VCC3.3V供电，Vref也可直接连接3.3V7、键盘> 外接键盘采用20PIN接口> 接口定义如下图8、LCD接口>配合我们目前有的一套34PINSHARPLCD接口，接口定义如下:vcc1•2GNDOE_ACD34FLM_VSYNG_SPSLP_HYSYNC5«6LSGLKLD5_B57■8LD4_B4LD3_B39■10LD2_B2LD11_G51112LD10_G4LD9_G31314LD8_G2LD17_R515«16LD16_R4LD15.R317«18LD14_R2 CONTRAST19•20LCDON SPL.SPR21«22REVPS23«24GLSLD1_B125■26LDO_BOLD7_G127■28LD6_G0LD13_R12930LD12_R0TOP31«32BOTTOMLEFT33«34RIGHT >40PIN并口LCD,接口定义如下图DVDD_1.8V IPU_SD_CLK SERLCD_CS LGDRST2GNDLED_AD1LED_AD2GPIO13V3IPU_SD_D_IOIPU_SER_RSTIPU_SD_D_ICVDD_£775VPM_VBLITELED L KPGPIO2IPU_VSYNCHO1•«2IPU_LD0IPU_LD134IPU_LD2IPU_LD956IPU_LD4IPU_LD578IPU_LD17IPU_LD8910IPU_LD7IPU_LD61112IPU_FAR_RSTLCDRSTO1314IPU_WRIPU_LD915163V3IPU_LD111718IPU_LD10IPU_LD191920GNDIPU_LD152122IPU_LD12IPU_LCS02324IPU_LD14IPU_RD2526IPU_LD16LED_MD12728PM_VBLITELED_MD22930LED_MD3LED_MD43132NCGND3334CVDD_2.775VLED_KP3536NCDVDD_1.8V3738NVCC7GPIO13940GPIO2>16PIN串口LCD,接口定义如下图> 5V/3.3V/2.8V/1.8V供电，加10uF滤波电容9、MICTOR> TektronixandAgilentlogicanalyzerconnectors> Agilent有90Pin、40Pin两种标准接口，我们选用40Pin接口，3.3V供电> 要和JTAGTRST/TDI/TDO/TCK/TMS五个引脚连接> 数据和时钟引脚可根据Agilent式样书布线> MICTOR选择依赖逻辑分析仪设备厂家的标准，不同的厂家标准不同，也可参考FS2公司的产品说明，对应38PinMictor10、板间高密度高速接口现在还不能确定基板和核心板间有多少线需要连接，SAMTECDPAF-3.0高密接口有184Pin,占用面积合适（1*5cm）,围绕核心板边放置4个高密接口可以有4*184=736Pin应该可以满足设计需求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA课程设计题目：全天候温度纪录仪的设计与FPGA实现姓名：学号：院系：信息科学与工程学院专业：计算机技术摘要本设计有效的克服了传统的数字温度计的缺点，采用自上而下的设计思路，绘制出了系统结构流程图，最后又在硬件上通过对其进行调试和验证。
基于FPGA在Quartus II13.0软件下应用Verilog HDL语言编写程序,采用ALTRA公司Cyclone- IV系列的EP4CE40F23I7 芯片进行了计算机仿真，并给出了相应的仿真结果。
该电路能够实现很好的测温功能。
关键字：数字温度计；FPGA；Quartus II130.；Verilog HDL；EP4CE40F2317AbstractThis design effectively overcomes the traditional digital thermometer’s wea knesses and takes a top-down approach to design flow chart of system, and fi nally pass the circuits to the hardware to debug and verify it. This design is b ased on FPGA using Verilog HDL language to write program in Quartus II sof tware, adopting EP4CE40F23I7 chip of Cyclone- IV series of ALTRA company for computer simulation and at the same time showing the corresponding sim ulation result. This circuit is able to carry out excellent temperature- measurem ent function.KeyＷords:Digital thermometer；FPGA；Quartus II 13.0；Verilog HDL ；EP4CE40F2317目录一、设计要求 (1)1.1 设计题目 (1)1.2 选题背景 (1)1.3 设计要求： (1)二、系统设计 (2)2.1 系统设计图 (2)2.2 系统设计说明 (2)三、硬件设计 (2)3.1 FPGA简介 (3)3.2 LCD1602液晶显示 (5)3.3 DS18B20温度传感器 (7)3.4 AT24C02读写模块 (9)3.5 按键模块设计 (10)四、软件设计 (11)4.1 Quartus II软件介绍 (11)4.2 系统架构图 (12)4.3 系统控制器 (12)4.4 系统调试 (13)五、代码附录 (13)5.1 顶层模块 (13)5.2 LCD驱动部分代码 (15)5.3 DS18B20驱动模块 (17)全天候温度纪录仪的设计与FPGA实现一、设计相关1.1 设计题目全天候温度纪录仪的设计与FPGA实现1.2选题背景当今电子产品正向功能多元化，体积最小化，功耗最低化的方向发展。
它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。
FPGA开发技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。
基于Verilog HDL语言的设计开发更是灵活多变，容易上手，方便开发人员开发新产品。
时代在发展，人们的物质生活水平在不断提高，新产品、新技术层出不穷，电子技术的发展更是日新月异。
可以毫不夸张的说，电子技术的应用无处不在，电子技术正在不断地改变我们的生活，改变着我们的世界。
一个方便实用的温度计对于大众来说更是生活中不可或缺的一件产品。
美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上最新的QUARTUS开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计本节将从FPGA嵌入式应用开发技术与温度计发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于FPGA的芯片系统与设计——全天候温度记录仪的设计与实现的必要性。
1.3 设计要求本设计要求设计一个温度计，通过温度传感器（DS18B20）周期的测量温度数据，同时将数据存储在EEPROM AT24C02中，在需要读取数据温度纪录时，读出温度纪录至板载LCD（1602）液晶显示器显示。
二、系统设计2.1 系统设计图图2-1 系统设计图2.2 系统设计说明本设计是基于FPGA的温度记录仪，整体系统设计如下，首先由FPGA控制器驱动DS18B02温度传感器对当前温度进行周期性采集，并且对采集到的数据进行处理，然后存入EEPROM AT24C02只读存储器，最后利用LCD1602液晶显示屏进行显示。
同时本系统通过向用户提供按键，方便用户读取历史温度记录。
三、硬件设计3.1FPGA简介3.1 1 FPGA芯片的介绍FPGA是现场可编程门阵列（Field Programmable Gate Array）的简称，与之相应的CPLD是复杂可编程逻辑器件（Complex Programmable Logic Device）的简称，两者的功能基本相同，只是实现原理略有不同，所以有时可以忽略这两者的区别，统称为可编程逻辑器件。
3.12 FPGA基本结构FPGA具有可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块来实现不同的设计。
FPGA一般由3种可编程电路和一个用于存放编程数据的静态存储器SRAM 组成。
这3种可编程电路是：可编程逻辑模块、输入/输出模块（IOB--I/O Block）和互连资源。
可编程逻辑模块CLB是实现逻辑功能的基本单元，它们通常规则的排列成一个阵列，散布于整个芯片；可编程输入/输出模块（IOB）主要完成芯片上的逻辑与外部封装脚的接口，它通常排列在芯片的四周；可编程互连资源包括各种长度的连接线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。
(1) CLB是FPGA的主要组成部分。
图3-1是CLB基本结构框图，它主要由逻辑函数发生器、触发器、数据选择器等电路组成。
CLB中3个逻辑函数发生器分别是G、F和H，相应的输出是G’、F’和H’。
G有4个输入变量G1、G2、G3和G4；F也有4个输入变量F1、F2、F3和F4。
这两个函数发生器是完全独立的，均可以实现4输入变量的任意组合逻辑函数。
逻辑函数发生器H有3个输入信号；前两个是函数发生器的输出G’和F’，而另一个输入信号是来自信号变换电路的输出H1。
这个函数发生器能实现3输入变量的各种组合函数。
这3个函数发生器结合起来，可实现多达9变量的逻辑函数。
CLB中有许多不同规格的数据选择器（四选一、二选一等），通过对CLB 内部数据选择器的编程，逻辑函数发生器G、F和H的输出可以连接到CLB输出端X或Y，并用来选择触发器的激励输入信号、时钟有效边沿、时钟使能信号以及输出信号。
这些数据选择器的地址控制信号均由编程信息提供，从而实现所需的电路结构。
CLB中的逻辑函数发生器F和G均为查找表结构，其工作原理类似于ROM。
F和G的输入等效于ROM的地址码，通过查找ROM中的地址表可以得到相应的组合逻辑函数输出。
另一方面，逻辑函数发生器F和G还可以作为器件内高速RAM或小的可读写存储器使用，它由信号变换电路控制。
(2) 输入/输出模块IOB。
IOB提供了器件引脚和内部逻辑阵列之间的连接。
它主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成。
每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。
当IOB控制的引脚被定义为输入时，通过该引脚的输入信号先送入输入缓冲器。
缓冲器的输出分成两路：一路可以直接送到MUX，另一路经延时几纳秒（或者不延时）送到输入通路D触发器，再送到数据选择器。
通过编程给数据选择器不同的控制信息，确定送至CLB阵列的I1和I2是来自输入缓冲器，还是来自触发器。
图3-1CLB基本结构当IOB控制的引脚被定义为输出时，CLB阵列的输出信号OUT也可以有两条传输途径：一条是直接经MUX送至输出缓冲器，另一条是先存入输出通路D 触发器，再送至输出缓冲器。
IOB输出端配有两只MOS管，它们的栅极均可编程，使MOS管导通或截止，分别经上拉电阻接通VCC、地线或者不接通，用以改善输出波形和负载能力。
(3) 可编程互连资源IR。
可编程互连资源IR可以将FPGA内部的CLB和CLB之间、CLB和IOB之间连接起来，构成各种具有复杂功能的系统。
IR主要由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。
3.13 FPGA一般设计流程图3-2 FPGA设计流程图3.2 LCD1602液晶显示3.21 LCD 1602实物显示：图3-3 LCD1602实物图3.22功能：用来显示当前的温度值，和显示查询的温度值。
3.23接口信号说明：表3-1 接口信号表3.24 时序图图3-4 时序图3.25 LCD 1602指令1)0X38设置为16*2显示，5*7点阵，8位数据接口2)0X0C说明这里0C表示的是开显示，不显示光标，光标不显示，完整描述如下：指令码：00001DBCD=1 开显示D=0 关显示C=1 显示光标C=0 不显示光标B=1 光标闪烁B=0 光标不闪烁3.3 DS18B20温度传感器3.31 DS18B20实物图图3-5 DS 18B20 实物图3.32 功能：采集当前周围温度信息值。
3.33 DS18B20接口引脚信息表3-2 接口引脚图序号名称引脚功能描述1 GND 地信号2 DQ 数据输入/输出引脚。
开漏单总线接口引脚。
当被用着在寄生电源下，也可以向器件提供电源。
3 VDD 可选择的VDD引脚。
当工作于寄生电源时，此引脚必须接地。
3.34 DS18B20的读写操作图3-6 写操作写时隙分为写"0"和写"1",时序如图，在写数据时间间隙的前15us总线需要是被控制器拉置低电平，而后则将是芯片对总线数据的采样时间，采样时间在15-60us，采样时间内如果控制器将总线拉高则表示写1，如果控制器将总线拉低则表示写0。
每一位的发送都应该有一个至少15us的低电平起始位随后的数据0或1应该在45us内完成。
整个位的发送时间应该保持在60-120us，否则不能保证通信的正常。