FPGA设计的报告课程设计
fpga课程设计
fpga课程设计一、课程介绍：fpga课程设计是一门针对电子工程与计算机科学专业高年级本科生或研究生的专业课程。
其目的是使学生掌握FPGA的基本原理、设计和应用技能，培养学生解决实际工程问题的能力。
课程将理论学习与实践操作相结合，使学生能够深入了解FPGA技术，并在实际项目中应用FPGA进行数字电路设计。
通过本课程的学习，学生将具备以下能力：1.理解FPGA的基本原理和工作机制；2.熟练使用FPGA设计软件进行数字电路的设计和仿真；3.掌握FPGA硬件描述语言（如VHDL或Verilog）的编程方法；4.具备在实际项目中应用FPGA解决工程问题的能力。
随着现代电子技术的快速发展，FPGA（现场可编程门阵列）技术在数字电路设计领域得到了广泛应用。
作为一种高度集成的可编程硬件设备，FPGA具有灵活性高、开发周期短和成本低等优点，使得它在通信、工业控制、医疗设备等领域具有广泛的应用前景。
为了适应这一技术发展趋势，培养具有实际工程能力的优秀人才，我校特开设此门课程，使学生能够紧跟时代步伐，掌握前沿技术。
二、学习者分析：本课程的目标学员为电子工程与计算机科学专业的高年级本科生、研究生，以及其他对FPGA技术感兴趣的学生。
学员具备一定的数字电路基础知识，对硬件描述语言有一定的了解。
学员应具备以下先备知识：1.数字电路基本原理，如逻辑门、触发器、计数器等；2.计算机组成原理，如CPU、内存、接口等；3.硬件描述语言（如VHDL或Verilog）的基本语法和编程方法；4.微电子学基础知识，如半导体器件、集成电路等。
三、学习目标：1.掌握FPGA的基本原理、工作机制和应用领域；2.了解FPGA设计流程，包括需求分析、逻辑设计、仿真验证、硬件实现等；3.熟悉FPGA硬件描述语言的编程方法和技巧。
4.能够使用FPGA设计软件进行数字电路的设计和仿真；5.能够运用FPGA硬件描述语言编写符合要求的数字电路模块；6.具备在实际项目中应用FPGA解决工程问题的能力。
数字钟课程设计fpga
数字钟课程设计 fpga一、课程目标知识目标：1. 学生能理解数字钟的基本原理和组成，掌握数字钟的计时方法。
2. 学生能了解FPGA的基本概念，掌握FPGA在数字钟设计中的应用。
3. 学生能掌握数字钟设计中涉及的二进制、十进制转换方法。
技能目标：1. 学生能够运用所学知识，设计并实现一个简单的数字钟电路。
2. 学生能够使用FPGA编程，实现数字钟的功能。
3. 学生能够通过实验操作，培养动手能力和团队协作能力。
情感态度价值观目标：1. 学生对数字电路产生兴趣，树立学习信心，形成积极的学习态度。
2. 学生在学习过程中，培养创新精神和实践能力，增强对科技发展的关注。
3. 学生通过合作学习，培养团队意识，学会尊重他人，分享成果。
课程性质：本课程为电子技术实践课程，结合理论教学，注重培养学生的实际操作能力和创新思维。
学生特点：学生为高中生，具备一定的电子技术基础，对新鲜事物充满好奇，喜欢动手实践。
教学要求：教师需引导学生运用所学知识，通过实验操作，掌握数字钟设计方法，提高学生的实践能力和创新精神。
同时，关注学生的情感态度价值观培养，使学生在学习过程中形成良好的学习习惯和团队合作意识。
将课程目标分解为具体的学习成果，便于后续教学设计和评估。
二、教学内容1. 数字钟原理及组成- 数字钟工作原理- 数字钟各部分功能及相互关系2. FPGA基础知识- FPGA基本概念- FPGA在数字电路设计中的应用3. 数字钟设计与实现- 数字钟计时方法- 二进制与十进制转换方法- 数字钟电路设计流程4. FPGA编程与实验操作- FPGA编程基础- 数字钟功能模块编程- 实验操作步骤与注意事项5. 数字钟综合设计与调试- 设计要求与评价指标- 设计方案撰写与展示- 团队合作与交流教学内容安排与进度：第一周：数字钟原理及组成、FPGA基础知识学习第二周：数字钟设计与实现、FPGA编程基础学习第三周：数字钟功能模块编程、实验操作第四周：数字钟综合设计与调试、成果展示与评价教材章节：第一章：数字钟原理及组成第二章：FPGA基础知识第三章：数字钟设计与实现第四章：FPGA编程与实验操作第五章：数字钟综合设计与调试教学内容遵循科学性和系统性原则，结合课程目标，确保学生能够掌握数字钟设计与FPGA编程相关知识，培养实践能力和创新精神。
fpga技术课程设计
fpga技术课程设计一、教学目标本课程的教学目标分为三个维度：知识目标、技能目标和情感态度价值观目标。
1.知识目标：通过本课程的学习，学生将掌握FPGA技术的基本概念、原理和应用，了解FPGA技术的发展趋势及其在电子工程领域的广泛应用。
2.技能目标：学生将能够熟练使用FPGA开发工具，如ISE、Vivado等，掌握FPGA编程语言，如VHDL、Verilog等，并具备一定的FPGA硬件设计和验证能力。
3.情感态度价值观目标：培养学生对FPGA技术的兴趣和热情，使其认识到了解和掌握FPGA技术对于个人职业发展的重要性，树立正确的科学态度和创新精神。
二、教学内容教学内容将根据课程目标进行选择和，确保内容的科学性和系统性。
教学大纲如下：1.FPGA技术概述：介绍FPGA的基本概念、工作原理和分类，以及FPGA技术的发展历程和趋势。
2.FPGA硬件描述语言：讲解VHDL和Verilog两种主流的FPGA硬件描述语言，包括基本语法、语句结构和常用库函数。
3.FPGA设计与验证：介绍FPGA设计的基本流程，包括设计输入、综合、布局布线和仿真验证等环节。
4.FPGA应用案例：分析典型的FPGA应用案例，如数字信号处理、网络通信、嵌入式系统等，使学生了解FPGA技术在实际工程中的应用。
5.FPGA开发工具：介绍FPGA常用的开发工具，如ISE、Vivado等，以及这些工具的使用方法和技巧。
三、教学方法为了激发学生的学习兴趣和主动性，本课程将采用多种教学方法，包括讲授法、讨论法、案例分析法和实验法等。
1.讲授法：教师通过讲解、演示和举例等方式，向学生传授FPGA技术的基本概念、原理和应用。
2.讨论法：学生针对FPGA技术的相关话题进行讨论，培养学生的思考能力和团队协作精神。
3.案例分析法：分析典型的FPGA应用案例，使学生了解FPGA技术在实际工程中的应用，提高学生的实践能力。
4.实验法：安排学生进行FPGA实验，让学生亲自动手操作，巩固所学知识，提高实际操作能力。
大二基于fpga的课程设计
大二基于fpga的课程设计一、课程目标知识目标：1. 理解FPGA的基本原理和结构，掌握FPGA的设计流程和方法。
2. 学习并掌握数字电路设计的基本原理，能运用FPGA实现基础的数字电路功能。
3. 掌握硬件描述语言（HDL），如VHDL或Verilog，用于描述和实现数字系统。
技能目标：1. 能够运用FPGA设计软件进行电路设计和仿真，具备实际动手操作的能力。
2. 培养学生的问题分析能力，使其能够针对特定问题设计并优化FPGA解决方案。
3. 提高学生的团队协作能力，通过小组项目设计和实现复杂的数字系统。
情感态度价值观目标：1. 培养学生对FPGA技术及数字电路设计的兴趣，激发其探索精神和创新意识。
2. 强化学生的工程意识，使其认识到技术在现代社会中的重要作用，增强社会责任感。
3. 通过课程学习，培养学生严谨的科学态度和良好的学习习惯，形成积极向上的学术氛围。
课程性质分析：本课程为实践性较强的专业课程，旨在通过FPGA技术教授学生数字电路设计与实现，注重理论与实践相结合。
学生特点分析：大二学生已具备一定的电子电路基础和编程能力，具有较强的学习主动性，对新技术充满好奇。
教学要求分析：课程要求学生在掌握理论知识的基础上，能够通过实际操作加深理解，注重培养学生解决实际问题的能力。
教学过程中应注重启发式教学，鼓励学生思考和探索。
二、教学内容1. FPGA基本原理与结构：包括FPGA芯片的组成、工作原理、资源配置和编程技术。
- 相关教材章节：第一章 FPGA概述2. 硬件描述语言（HDL）：学习VHDL或Verilog的基本语法和使用方法。
- 相关教材章节：第二章 硬件描述语言基础3. 数字电路设计与实现：介绍组合逻辑电路和时序逻辑电路设计方法，以及FPGA实现技术。
- 相关教材章节：第三章 组合逻辑电路设计；第四章 时序逻辑电路设计4. FPGA设计流程：学习FPGA设计流程的各个阶段，包括设计输入、综合、布局布线、仿真和下载。
fpga语言的课程设计
fpga语言的课程设计一、课程目标知识目标：1. 理解FPGA的基本概念，掌握FPGA的设计流程和原理；2. 学习并掌握FPGA编程语言（如VHDL/Verilog）的基本语法和结构；3. 掌握FPGA设计中常用的逻辑元件和模块的使用方法；4. 了解FPGA在实际工程中的应用案例，理解其优势和局限性。
技能目标：1. 能够运用FPGA编程语言编写简单的程序代码，实现基本的数字逻辑功能；2. 能够使用FPGA设计软件进行电路设计、仿真和调试；3. 能够分析FPGA设计中的问题和错误，并进行相应的优化和修改；4. 培养学生的动手实践能力，使其能够独立完成简单的FPGA项目设计。
情感态度价值观目标：1. 培养学生对FPGA技术及电子工程的兴趣，激发其探索精神和创新意识；2. 培养学生团队合作意识，学会与他人共同解决问题，提高沟通与协作能力；3. 培养学生严谨、细致的学习态度，养成认真负责、精益求精的工作作风；4. 增强学生的国家意识，认识到FPGA技术在我国电子产业发展中的重要性，激发其为国家技术进步贡献力量的责任感。
二、教学内容1. FPGA基本概念：FPGA的原理、结构、优势与应用领域；教材章节：第一章 概述2. FPGA设计流程：设计输入、综合、布局布线、仿真与实现；教材章节：第二章 设计流程3. FPGA编程语言：VHDL/Verilog基本语法、程序结构、数据类型；教材章节：第三章 编程语言基础4. 常用逻辑元件与模块：逻辑门、触发器、计数器、寄存器等；教材章节：第四章 基本逻辑元件与模块5. 电路设计与仿真：使用FPGA设计软件进行电路设计、仿真和调试；教材章节：第五章 电路设计与仿真6. FPGA项目实践：分析案例，设计并实现简单的数字逻辑功能；教材章节：第六章 项目实践7. 优化与修改：分析FPGA设计中可能出现的问题，进行优化和修改；教材章节：第七章 优化与修改8. 动手实践：指导学生进行实际操作，培养动手实践能力；教材章节：第八章 动手实践教学内容按照以上大纲进行安排，确保课程的科学性和系统性，使学生能够逐步掌握FPGA的设计与应用。
基于fpga的简单课程设计
基于fpga的简单课程设计一、课程目标知识目标：1. 学生能理解FPGA的基本概念，掌握FPGA的基本结构和原理；2. 学生能描述数字电路的基本组成，了解数字电路在FPGA中的应用；3. 学生能掌握Verilog HDL语言的基本语法和编程方法，并运用其设计简单的数字电路。
技能目标：1. 学生能运用FPGA设计软件进行电路设计和仿真；2. 学生能通过Verilog HDL编程实现基本的数字电路功能；3. 学生能对设计的FPGA电路进行调试和优化，提高电路性能。
情感态度价值观目标：1. 培养学生积极主动探索新知识、新技术，增强其对电子工程领域的兴趣；2. 培养学生具备团队协作精神，学会与他人共同解决问题，提高沟通与表达能力；3. 培养学生具备工程素养，关注工程伦理，认识到科技发展对社会的重要意义。
课程性质：本课程为实践性课程，注重培养学生的动手能力和创新能力。
学生特点：学生具备一定的电子技术基础，对FPGA技术有一定了解，具备基本的计算机操作能力。
教学要求：教师需结合学生特点和课程性质，采用任务驱动、案例教学等方法，引导学生主动参与课堂实践，提高学生的实际操作能力。
同时，注重培养学生的自主学习能力和团队合作精神，提高学生的综合素质。
通过课程目标的分解与实施，使学生在知识、技能和情感态度价值观方面取得具体的学习成果。
二、教学内容1. 数字电路基础- 数字逻辑基础：逻辑门、逻辑函数、逻辑代数；- 组合逻辑电路：编码器、译码器、多路选择器、算术逻辑单元；- 时序逻辑电路：触发器、计数器、寄存器。
2. FPGA基本原理- FPGA结构：逻辑单元、查找表、寄存器、布线资源；- FPGA编程原理：配置、重配置、上电配置；- FPGA设计流程：设计输入、综合、布局布线、仿真、下载。
3. Verilog HDL编程- 基本语法：模块、端口、信号、数据类型；- 语句结构：顺序语句、并行语句；- 基本数字电路设计：组合逻辑电路、时序逻辑电路、状态机。
fpga简单课程设计
fpga简单课程设计一、教学目标本课程旨在让学生了解FPGA（现场可编程门阵列）的基本概念、特性和应用，掌握FPGA的基本编程和设计方法，培养学生的创新意识和实践能力。
知识目标：使学生了解FPGA的基本原理、结构和工作原理，熟悉FPGA的编程语言和开发环境，掌握FPGA的基本设计方法和流程。
技能目标：培养学生使用FPGA相关软件进行简单程序设计和调试的能力，使学生具备分析和解决实际问题的能力。
情感态度价值观目标：培养学生对电子技术的热爱，激发学生创新和实践的兴趣，培养学生的团队合作意识和综合素质。
二、教学内容本课程的教学内容主要包括FPGA的基本概念、FPGA的编程语言和开发环境、FPGA的基本设计方法和流程、以及FPGA在实际应用中的案例分析。
具体包括以下几个部分：1.FPGA的基本概念：介绍FPGA的定义、特点和应用领域。
2.FPGA的编程语言：介绍VHDL和Verilog这两种常用的FPGA编程语言。
3.FPGA的开发环境：介绍FPGA开发过程中所使用的软件工具，如ISE、Altera等。
4.FPGA的基本设计方法：介绍FPGA设计的流程，包括硬件描述语言的编写、逻辑综合、布局布线、编程和调试等。
5.FPGA的应用案例：分析FPGA在实际应用中的案例，如数字信号处理、嵌入式系统等。
三、教学方法为了提高教学效果，本课程将采用多种教学方法，如讲授法、讨论法、案例分析法和实验法等。
1.讲授法：通过教师的讲解，使学生了解和掌握FPGA的基本概念、原理和方法。
2.讨论法：引导学生针对实际问题进行思考和讨论，培养学生的创新意识和解决问题的能力。
3.案例分析法：分析FPGA在实际应用中的案例，使学生了解FPGA的应用领域和设计方法。
4.实验法：让学生动手进行FPGA的设计和调试，提高学生的实践能力和动手能力。
四、教学资源为了支持本课程的教学，我们将准备以下教学资源：1.教材：选用国内外优秀的FPGA相关教材，为学生提供系统的理论知识和实践指导。
文华学院FPGA课课程设计
文华学院FPGA课课程设计一、教学目标本课程的教学目标是使学生掌握FPGA的基本原理、设计和应用方法。
通过本课程的学习，学生将能够：1.理解FPGA的基本概念、结构和特点。
2.掌握FPGA的设计流程，包括硬件描述语言的编写、逻辑综合、布局布线和编程下载等。
3.熟悉FPGA的应用领域，如数字信号处理、嵌入式系统、网络通信等。
4.培养学生动手实践能力和团队协作精神。
二、教学内容本课程的教学内容主要包括以下几个部分：1.FPGA的基本原理：介绍FPGA的起源、发展历程、工作原理和主要性能指标。
2.FPGA的结构与特点：讲解FPGA的内部结构、编程方式及其与ASIC、ASIP的区别。
3.硬件描述语言（HDL）：学习Verilog和VHDL两种常用硬件描述语言的基本语法和编程技巧。
4.FPGA设计流程：熟悉FPGA的设计流程，包括需求分析、硬件描述语言编写、逻辑综合、布局布线和编程下载等。
5.FPGA应用案例：分析数字信号处理、嵌入式系统、网络通信等领域的FPGA应用实例。
6.实践环节：进行FPGA实验，锻炼学生的动手实践能力和实际问题解决能力。
三、教学方法为了达到本课程的教学目标，将采用以下几种教学方法：1.讲授法：讲解FPGA的基本原理、结构和设计方法。
2.案例分析法：分析具体的FPGA应用案例，让学生了解FPGA在实际工程中的应用。
3.实验法：安排FPGA实验，让学生动手实践，巩固所学知识。
4.讨论法：学生进行小组讨论，培养团队协作精神和沟通能力。
四、教学资源为了支持本课程的教学，将准备以下教学资源：1.教材：选用权威、实用的教材，如《FPGA原理与应用》。
2.参考书：提供相关的参考书籍，以便学生深入研究。
3.多媒体资料：制作PPT、视频等多媒体教学资料，丰富教学手段。
4.实验设备：准备FPGA开发板、编程器等实验设备，确保学生能够动手实践。
5.在线资源：推荐一些在线教程、论坛和学术资源，方便学生自主学习。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA课程设计实验报告实验一：设计一个可控的100进制可逆计数器一、实验要求用DE2-115开发板下载。
（1）计数器的时钟输入信号周期为200ns。
（2）以十进制形式显示。
（3）有一个复位端clr和两个控制端plus和minus，在这些控制信号的作用clr plus minus 功能0 ××复位为01 1 0 递增计数1 0 1 递减计数1 1 1 暂停计数二、关键词可控制、可逆、100进制、复位、暂停、递增、递减三、内容摘要module updown_count(qout,reset,clk,plus,minus);output[7:0] qout;/*定义一个8位的输出，其目的是低四位和高四位分别表示计数器的个位和十位。
*/input clk,plus,minus,reset;//定义四个输入，时钟，加计数，减计数和清零reg[7:0] qout;//qout的数据类型为寄存器型always @(posedge clk)//当clk上升沿到来时执行一遍下列程序beginif(!reset) qout<=0;//当reset为低电平时，计数器执行清零功能，否则跳过elsebegincase({minus,plus})//case语句模块，包含加，减和暂停四个模块2'b10:if (qout[3:0]==0)//判断个位是否为零，若不为零，跳到个位减一beginqout[3:0]<=9;//给个位赋值if(qout[7:4]==0) qout[7:4]<=9;//判断十位是否为零，并且给十位赋值elseqout[7:4]<=qout[7:4]-1;//由于个位赋9，相当于向十位借一，因而十位减一endelseqout[3:0]<=qout[3:0]-1;//个位减一/*这一部分是减计数模块，其思路是：首先判断个位是否为零，若为零，则执行后面的程序，个位直接赋9，并且十位减一；否则个位减一*/ 2'b01:if (qout[3:0]==9)//判断个位是否为9，否则跳到个位加一beginqout[3:0]<=0;//若上面个位为9判断成立，则给个位赋值if(qout[7:4]==9) qout[7:4]<=0;//判断十位是否为9，若为9，则赋0elseqout[7:4]<=qout[7:4]+1;//若十位不为9，十位加一endelseqout[3:0]<=qout[3:0]+1;//个位加一/*这一部分是加计数模块，首先判断个位是否为9，若不为9，个位加1；否侧，再判断十位是否为9，若为9，十位赋0，否侧十位加1。
*/2'b11:qout[7:0]<= qout[7:0];//暂停计数模块endcase/*整个case语句模块，当minus为1plus为0时，执行减计数;minus 为0plus为1时;执行加计数;minus为1plus为1时,暂停。
*/endendendmodule四、建立工程文件（1）指定工程文件名在图二所示窗口中，选择File→New Project Wizard，弹出如图四的对话框，在此对话框中分别输入新建工程所在的文件夹名称（keni100）、工程名称（keni100）和顶层实体名称（keni100）。
QuartusII要求工程文件名与顶层实体名一致。
QuartusII软件界面（2）添加文件和库工程文件夹名、工程名以及顶层实体名设置完后，点击Next按钮，弹出如图四所示的对话框，在此对话框中可以设置添加的文件或者库，按提示操作。
完成后，单击Next按钮，进入目标器件选择对话框。
（3）选择目标器件在图所示的目标器件选择对话框中，在Family下拉列表中选择器件的种类（Cyclone II系列），在target device选项组中选择Specific device selected in “Avaiable devices”list，为用户制定目标器件。
在Show in “Available device”list选项组中，通过限制封装（Package选择FPGA）、引脚数（Pin count选择672）、速度等级（Speed grade选择6）条件，快速查找所需器件，选择型号为EP2C70F672C6的主芯片。
目标器件选择对话框单击Next按钮，进入如图六所示的第三方EDA工具选择对话框。
（4）选择第三方EDA工具在图所示对话框中，依据提示用户可以选择所用的第三方工具如Modelsim、Synplify等。
如不需要第三方工具，则单击Next按钮，进入如图所示的工程创建结束对话框。
（5）工程创建结束在图所示的结束对话框中，查看设置信息是否正确，正确，则单击Next，弹出如图所示窗口，在QuartusII资源管理器中可以看到新建的工程名称。
五、设计输入（原理图法）（1）选择输入文件类型在图所示窗口中，选择Flie→New，弹出如图所示的新建文件类型选择对话框。
在本对话框中有8中设计文件输入方式，分别对应相应的编译器。
本节要介绍的是原理图输入法，选择Verilog HDL File并单击OK按钮，弹出如图所示的图形编辑器对话框。
文件编辑器（2）分析综合选择菜单Processing→start→start analysis&synthesis，弹出QurtusII的分析综合窗口，点击“start”按钮，开始分析综合，在下面的Message窗口会显示各种信息，包括警告和出错信息，如有错，则需要依据错误提示信息返回并修改电路，再次重新分析综合直至无错误提示信息和提示成功。
（3）设置顶级实体单击Files，选择工程文件名counter60.v，单击右键并选中Set as top-level Entity。
六、仿真功能验证建立波形文件，单击工具栏中的图标，弹出如图所示的新建文件对话框。
选择Vector Waveform File并单击OK按钮。
（1）添加引脚节点①在Name下方的空白处双击鼠标左键，弹出如图的Insert Node or Bus对话框，点击该对话框中的Node Finder按钮，弹出的Node Finder对话框。
添加节点或总线对话框②在图中，在Filter下拉列表中选择Pins，其他选项取默认值，单击List按钮，在Node Found中列出设计中的所有引脚，然后点击该图中的按钮，将所有的引脚复制到右侧的Selected Nodes中。
选择输入、输出引脚③点击图中的OK按钮，返回到添加节点的对话框。
该对话框中的Name、Type、Bus width、Start index中的内容变为Multiple Items。
单击OK按钮，繁华波形编辑窗口，此时选中的输入、输出引脚被调价到波形编辑窗口。
添加对话框（2）参数设置在波形编辑前，有两个重要参数需要设置：仿真结束时间、仿真网格大小。
①仿真时间系统默认值为1us，但是在某些电路的仿真在1us内完成不了，因此需要在仿真前事先确定仿真时间，避免仿真时间不够的现象发生。
选择菜单栏Edit→End Time，弹出End Time对话框，在设置波形仿真时间长度为100us。
②选择菜单栏中的Edit→Grid Size，弹出网格大小设置对话框，系统默认的网格大小为10.0ns，需将其该为200ns，否则仿真后的仿真图中输出信号相对输入信号的延时比例偏大。
一半我们将网格大小设置为200ns。
（3）编辑波形在图中选中Name下方的clk，使其变为蓝色高亮状态，然后选择左侧波形编辑工具栏中的按钮，弹出如图的时钟设置对话框，设置时钟信号的周期、相位和占空比。
网格大小在设置参数时已设置为200ns，则时钟周期默认为200ns。
设置完后，单击OK按钮，返回波形编辑窗口。
如图。
时钟设置对话框（4）仿真保存好图好后便可进行仿真。
QuartusII软件的仿真分为功能仿真和时序仿真。
功能仿真是忽略了延时，按逻辑关系仿真，而时序仿真因加入了延时而更贴近实际情况。
QuartusII仿真软件可以仿真整个设计，也可以指定工程中的任何设计实体为顶层设计实体，并仿真顶层实体及其所有其他附属实体。
开始仿真前，必须先生成合适的仿真网表，选择菜单栏中的Processing→Generate Functional Simulation Netlist，生成仿真网表成功时如下图。
此外，建立并指定一个向量源文件为仿真输入向量的源。
Simulator使用向量源文件所包含的输入向量，来仿真同意条件下编辑器件将要产生的输出信号。
功能仿真A:：选择菜单栏中的Assignments→Settings，弹出如图的仿真设置窗口，单击Simulator Settings选项后，在右侧的Simulation mode下拉列表中选择Functional，其他按默认设置，单击OK按钮完成设置。
B: 选择Processing→Generate Functional Simulation Netlist，自动创建功能仿真网表，完成后在相应弹出的提示框中，单击“确定”按钮即可。
C: 单击工具栏中的仿真按钮，进行功能仿真，仿真结果如图二十四。
由仿真波形图可以看出，当clr为0时，清零；当plus为0，minus为1时，做减计数；当plus为1，minus为0时，做加计数；当plus为1，minus为1时，保持不变。
验证可逆计数器的逻辑功能正确。
七、封装下载（1）点击file→选择Creat Symbol File for Current File，将可逆计数器进行封装，如图所示：同理将div分频模块和decode4_7是译码模块也进行封装，封闭图分别如图所示：分频模块封装图译码模块封装图（2）封装完毕之后，打开Quartus11.0，打开上面建好的工程。
点击File→New 选择Block Diagram /Schematic File。
双击文本框，将封闭图和元器件导入文本框中，连接好后如图所示：100进制可逆计数器电路原理图（3）修改器件的种类，选择Hierarchy，双击Cyclone II：EP2C70F672C6弹出如图二十九的示的对话框，选择器件的种类（Cyclone IV E系列）限制封装（Package选择FPGA）、引脚数（Pin count选择780）、速度等级（Speed grade 选择7）条件，快速查找所需器件，选择型号为EP4CE115F29C7的主芯片。
器件的种类修改图（4）导入管脚，选择菜单栏中的Assignments→Import Assignments。
弹出如图所示的对话框，选择所要用到的管脚。
相关管脚见后面的附录。