FPGA课程设计题目doc资料
fpga课程设计题目
参考题目及内容要求基于FPGA的VGA图像显示控制模块设计
基于FPGA的脉宽调制控制系统设计
基于FPGA的步进细分控制电路设计
基于fpga的AM幅度调制信号发生器设计
基于FPGA的DDS波形发生器
基于FGPA的数字滤波器的实现
基于FPGA的通用异步收发器UART设计
基于FPGA的液晶显示器驱动控制电路设计
基于fpga的ps2键盘控制模拟电子琴电路设计
基于fpga的GPS应用的通信电路设计
基于FPGA的直流电机驱动电路设计
(题目供参考，可以是其他题)
课程设计论文应包含下述内容
0摘要：
1 概述部分：
（1）设计所要实现的功能；
（2）设计所采用的基本思想；
2 系统设计部分
（1）整个设计的组织结构；
（2）各个子单元的设计思路；
（3）各个子单元之间的接口关系；
（4）该设计与其它设计的接口方式等可有关键功能的代码
3 仿真综合部分
（1）关键节点的位置、作用及其测试波形的描述；
（2）I/O引脚的名称、作用及其测试波形的描述；
（3）采用的PLD器件的型号；
（4）片内各种资源的使用情况；
4 结论
5 附录（程序代码）。
最新FPGA题及答案
1、本课程的讲授目标：了解一种新技术EDA；掌握一种设计工具（器件：Altera FPGA软件：Quartus II）；掌握一种语言Verilog HDL。
2、使用Quartus II进行逻辑设计，常用的设计思想的输入方式有：原理图、HDL 等。
3、高级语言C程序经过软件程序编译器形成cpu指令/数据代码流；Verilog HDL程序经过综合器形成电路网表文件4、CPLD是在PAL，GAL等类型器件的基础上发展起来的与或阵列型PLD器件，大多数FPGA采用了查找表结构，其物理结构是静态存储器SRAM.。
5、JTAG边界扫描技术用于对高密度、引脚密集的器件和系统进行测试，如：CPU，DSP，ARM，PLD 等。
同时，JTAG接口也被赋予了更多的功能：编程下载、在线逻辑分析。
6、使用Verilog HDL进行逻辑设计，变量的值有4种状态：0、1、x、z；7、定义逻辑功能的几种基本方法：用assign持续赋值语句定义、用always过程块定义、调用元件（元件例化）。
8、整数按如下方式书写：+/-<size> '<base><value> 即+/-<位宽>'<进制><数字>size 为对应二进制数的宽度；base为进制；value是基于进制的数字序列。
进制有如下4种表示形式：二进制（b或B）、十进制（d或D或缺省）、十六进制（h或H）、八进制（o或O）9、定义reg型标量型变量：reg qout;//变量名qout10、定义wire型向量：wire[7:0] databus；//databus的宽度是8位11、在状态机设计中使用一位热码定义5种状态，并定义状态变量：parameter s0=5’b00001，s1=5’b 00010，s2=5’b 00100，s3=5’b 01000，s4=5’b 10000；reg [4:0] state,next_state;12、在状态机设计中使用顺序码定义5种状态，并定义状态变量：parameter s0=3’b 000，s1=3’b 001，s2=3’b 010，s3=3’b 011，s4=3’b 100；reg [2:0] state,next_state;1、成为IEEE 标准的HDL 有（ CD ）A 、ABEL-HDLB 、AHDLC 、VHDLD 、Verilog HDL2、Quartus II 是 （ A ）公司的（ D ）开发工具。
FPGA课设
FPGA课程设计—数字密码锁学院：专业班级：姓名：学号：页脚内容1FPGA基于Verilog HDL密码锁设计1. 摘要 (3)2. 题目来源: (4)3. 理论分析 (4)4. 实现过程 (5)4.1顶层模块 (5)4.2蜂鸣器模块 (7)4.3显示模块 (8)4.4控制模块 (13)5. 实验结果 (17)5.1顶层模块时序仿真： (17)5.2蜂鸣器时序仿真 (20)5.3显示模块时序仿真： (21)5.4控制模块时序仿真 (23)6. 总结 (27)7. 参考文献 (28)页脚内容21.摘要随着科技的发展数字电路的各种产品广泛应用，传统的机械锁由于其构造的简单，安全性不高，电子密码锁其保密性高，使用灵活性好，安全系数高，使用方便，将会是未来使用的趋势。
本设计使用FPGA设计使设计过程廷到高度自动化，其具有强大的设计功能、测试、仿真分析、管理等功能。
用Verilog HDL可以更加快速、灵活地设计出符合各种要求的密码锁。
本设计基于Verilog HDL语言来设计密码锁，先介绍设计要求和整体设计思想，随后对所使用各模块分别为蜂鸣器模块、显示模块、控制模块、顶层模块进行了介绍，给出各个模块的主要代码，在对各个模块的功能进行仿真。
随着现代科技的日益发展，智能化，自动化技术的成熟将会代替以往的人工手动控制。
密码锁不仅可以有效地提高人们的生活效率，节约生活资源，而且十分安全可靠。
电子密码锁运用电子电路控制机械部分,使两者紧密结合，从而避免了因为机械部分被破坏而导致开锁功能失常.大大增加了密码锁得防盗功能。
同时因为电子密码锁不需要携带钥匙,弥补了钥匙极易丢失和仿造的缺陷,方便了锁具的使用。
关键字：页脚内容3密码锁Verilog HDL Quartus II2.题目来源:本设计以007为万能密码在忘记密码时开锁使用。
开始时密码锁处于关闭的状态，输入万能密码将锁打开。
在锁处于打开的状态时设计密码，此时指示灯处于亮的状态，说明锁处于开的状态。
FPGA课程设计
FPGA课程设计报告题目简易电子琴设计及FPGA功能验证院系:电子工程学院专业班级：学生姓名:导师姓名：黄海生起止时间：2012-6-18 至2012-6-292012年6月29日目录1任务.................................................................. 2..2.目的.................................................................. 2.. 3使用环境.............................................................. 2..4. FPGA课程设计详细内容 ................................................ 2.4.1技术规范.......................................................... 2.4.1.1总体描述 .................................................... 2.4.1.2结构框图 .................................. .错误!未定义书签。
4.1.3引脚描述 .................................. .错误!未定义书签。
4.1.3应用范围 (5)4.2设计方案.........................................................5.4.2.1顶层方案设计 ..............................................5.4.2.2顶层模块程序 ............................................... 7.4.3功能验证方案及源程序............................................. 7.4.3.1按键输入控制模块方案设计及源程序 (7)4.3.2控制模块方案设计及源程序 (8)4.3.3LCD驱动模块方案设计及源程序 (11)4.4电路设计及功能仿真报告.......................................... .304.5综合及布局布线报告和引脚分布报告 (21)4.6硬件测试结果报告 (21)5. 课程设计的心得体会 (22)6. 参考资料 (22)1.任务:a设计一个简单电子琴。
FPGA技术课程设计题目
课题一定时闹钟设计要求：设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用。
电子钟要求如下：（１）计时功能：4位LED数字时钟对当前时间的小时和分钟进行显示，显示的最长时间为23小时59分。
（２）设置并显示新的闹钟时间：用户先按“set”键，再用数字键“0”～“9”输入时间，然后按“alarm”键确认。
在正常计时显示状态下，用户直接按下“alarm”键，则已设置的闹钟时间显示在显示屏上。
（３）设置新的计时器时间：用户先按“set”键，再用数字键“0”－“9”输入新的时间，然后按“time”键确认。
在输入过程中；输入的数字在显示屏上从右到左依次显示。
例如，用户要设置新的时间 12：00，则按顺序输入“l”，“2”，“0”，“0”键，与之对应，显示屏上依次显示的信息为：“1”，“12”；“120”，“1200”。
如果用户在输入任意几个数字后较长时间内，例如5秒，没有按任何键，则计时器恢复到正常的计时显示状态。
（４）闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声；教学提示:根据上述设计的功能，可以进行功能分割成几大功能模块。
例如，系统可能包含按键去抖模块，用于按键编码的编码器，用于时钟计数的计数器，用于保存闹钟时间的寄存器，用于显示的七段数码显示电路等。
但其中最主要部分的是控制各个部分协同工作的电路，即控制器，以按照设计功能产生适当的时序控制。
课题二波形发生器设计要求：（1）设计并实现一个可产生正弦波、三角波波形发生器。
（2）其工作频率为50MHz，可产生1MHz、2MHz、3MHz、4MHz、5MHz的正弦波、三角波。
所产生波形的幅度、相位均可调整，输出数据的字长为12 bit。
若波形的频率为n MHz，则相位的最小调幅为2π*n/60。
(2)要求进行4级幅度调整，即ROM中存储的数据字长为10 bit，ROM输出的数据分别乘以001、100、011、和100。
教学提示：根据题目所给出的要求，可以计算出设计波形发生器时所需的各项参数。
最新FPGA题及答案
1、本课程的讲授目标：了解一种新技术EDA；掌握一种设计工具（器件：Altera FPGA软件：Quartus II）；掌握一种语言Verilog HDL。
2、使用Quartus II进行逻辑设计，常用的设计思想的输入方式有：原理图、HDL 等。
3、高级语言C程序经过软件程序编译器形成cpu指令/数据代码流；Verilog HDL程序经过综合器形成电路网表文件4、CPLD是在PAL，GAL等类型器件的基础上发展起来的与或阵列型PLD器件，大多数FPGA采用了查找表结构，其物理结构是静态存储器SRAM.。
5、JTAG边界扫描技术用于对高密度、引脚密集的器件和系统进行测试，如：CPU，DSP，ARM，PLD 等。
同时，JTAG接口也被赋予了更多的功能：编程下载、在线逻辑分析。
6、使用Verilog HDL进行逻辑设计，变量的值有4种状态：0、1、x、z；7、定义逻辑功能的几种基本方法：用assign持续赋值语句定义、用always过程块定义、调用元件（元件例化）。
8、整数按如下方式书写：+/-<size> '<base><value> 即+/-<位宽>'<进制><数字>size 为对应二进制数的宽度；base为进制；value是基于进制的数字序列。
进制有如下4种表示形式：二进制（b或B）、十进制（d或D或缺省）、十六进制（h或H）、八进制（o或O）9、定义reg型标量型变量：reg qout;//变量名qout10、定义wire型向量：wire[7:0] databus；//databus的宽度是8位11、在状态机设计中使用一位热码定义5种状态，并定义状态变量：parameter s0=5’b00001，s1=5’b 00010，s2=5’b 00100，s3=5’b 01000，s4=5’b 10000；reg [4:0] state,next_state;12、在状态机设计中使用顺序码定义5种状态，并定义状态变量：parameter s0=3’b 000，s1=3’b 001，s2=3’b 010，s3=3’b 011，s4=3’b 100；reg [2:0] state,next_state;1、成为IEEE 标准的HDL 有（ CD ）A 、ABEL-HDLB 、AHDLC 、VHDLD 、Verilog HDL2、Quartus II 是 （ A ）公司的（ D ）开发工具。
(完整版)FPGA课程设计(最终版)
课程设计任务书学生姓名：专业班级：指导教师：工作单位：信息工程学院题目: 电子琴的设计课程设计目的：《FPGA原理与应用》课程设计的目的是为了让学生熟悉基于VHDL语言进行FPGA开发的全流程，并且利用FPGA设计进行专业课程理论知识的再现，让学生体会EDA技术的强大功能，为今后使用FPGA进行电子设计奠定基础。
课程设计内容和要求设计内容：（1）设计一个八音电子琴。
（2）由键盘输入控制音响，同时可自动演奏乐曲。
（3）用户可以将自己编制的乐曲存入电子琴，演奏时可选择键盘输入乐曲或者已存入的乐曲。
要求每个学生单独完成课程设计内容，并写出课程设计说明书、说明书应该包括所涉及到的理论部分和充足的实验结果，给出程序清单，最后通过课程设计答辩。
时间安排：指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (1)Abstract (2)1设计意义和要求 (3)1.1设计意义 (3)1.2功能要求 (3)2方案论证及原理分析 (4)2.1实现方案比较 (4)2.2乐曲实现原理 (4)2.3系统组成及工作原理 (6)3系统模块设计 (8)3.1顶层模块的设计 (8)3.2乐曲自动演奏模块的设计 (8)3.3音阶发生器模块的设计 (9)3.4数控分频器模块的设计 (9)4程序设计 (11)4.1VHDL设计语言和ISE环境简介 (11)4.2顶层模块的程序设计 (12)4.3乐曲自动演奏模块的程序设计 (13)4.4音阶发生器模块的程序设计 (13)4.5数控分频模块的程序设计 (14)5设计的仿真与实现 (15)5.1乐曲自动演奏模块仿真 (15)5.2音调发生模块仿真 (18)5.3数控分频模块仿真 (19)5.4电子琴系统的仿真 (20)5.5设计的实现 (22)5.6查看RTL视图 (23)5.7查看综合报告 (25)6心得体会 (31)7参考文献 (32)8附录 (33)摘要随着基于FPGA的EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。
fpga课程设计
课题一一，设计一个可控的100进制可逆计数器，要求用实验箱下载。
（1）计数器的时钟输入信号周期为200ns。
（2）以十进制形式显示。
（3）有一个复位端clr和两个控制端plus和minus，在这些控制信号的作用下，计数器具有复位、增或减计数、暂停功能。
二，设计思路：由题目可知，可逆计数器有四种工作模式，即清零，加计数，减计数和暂停。
由此，我想到有case语句，这也是整个程序的核心。
三，源代码moduleupdown_count(qout,reset,clk,plus,minus);output[7:0] qout;/*定义一个8位的输出，其目的是低四位和高四位分别表示计数器的个位和十位。
*/input clk,plus,minus,reset;//定义四个输入，时钟，加计数，减计数和清零reg[7:0] qout;//qout的数据类型为寄存器型always @(posedgeclk)//当clk上升沿到来时执行一遍下列程序beginif(!reset) qout<=0;//当reset为低电平时，计数器执行清零功能，否则跳过elsebegincase({minus,plus})//case语句模块，包含加，减和暂停四个模块2'b10:if (qout[3:0]==0)//判断个位是否为零，若不为零，跳到个位减一beginqout[3:0]<=9;//给个位赋值if(qout[7:4]==0) qout[7:4]<=9;//判断十位是否为零，并且给十位赋值elseqout[7:4]<=qout[7:4]-1;//由于个位赋9，相当于向十位借一，因而十位减一endelseqout[3:0]<=qout[3:0]-1;//个位减一/*这一部分是减计数模块，其思路是：首先判断个位是否为零，若为零，则执行后面的程序，个位直接赋9，并且十位减一；否则个位减一*/ 2'b01:if (qout[3:0]==9)//判断个位是否为9，否则跳到个位加一beginqout[3:0]<=0;//若上面个位为9判断成立，则给个位赋值if(qout[7:4]==9) qout[7:4]<=0;//判断十位是否为9，若为9，则赋0elseqout[7:4]<=qout[7:4]+1;//若十位不为9，十位加一endelseqout[3:0]<=qout[3:0]+1;//个位加一/*这一部分是加计数模块，首先判断个位是否为9，若不为9，个位加1；否侧，再判断十位是否为9，若为9，十位赋0，否侧十位加1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、彩灯控制器设计
内容及要求：
设计一个彩灯控制器，具体设计要求如下：
（1）要有多种花型变化（至少设计5种），led至少16路
（2）多种花型可以自动变化
（3）彩灯变换的快慢节拍可以选择
（4）具有清零开关
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
2、数字秒表设计
内容及要求：
设计一用于体育比赛的数字秒表，具体设计要求如下：
（1）6位数码管显示，其中两位显示min，四位显示see，显示分辨率为0．01 s。
（2）秒表的最大计时值为59min59．99see。
（3）设置秒表的复位／启动键，按一下该键启动计时，再按即清0。
依此循环。
（4）设置秒表的暂行／继续键。
启动后按一下暂行，再按继续。
依此循环。
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
3、交通信号控制系统设计
内容及要求：
设计一个十字路口交通控制系统,具体设计要求如下：
（1）东西（用A表示）、南北（用B表示）方向均有绿灯、黄灯、红灯指示，其持续时间分别是40秒、5秒和45秒, 交通灯运行的切换示意图和时序图分别如图1、图2所示。
（2）系统设有时钟,以倒计时方式显示每一路允许通行的时间。
（3）当东西或南北两路中任一路出现特殊情况时，系统可由交警手动控制立即进入特殊运行状态，即红灯全亮，时钟停止计时，东西、南北两路所有车辆停止通行；当特殊运行状态结束后，系统恢复工作，继续正常运行。
图1 交通灯运行切换示意图
B红
CP
A绿
A黄
A红
B黄
B绿
5S
5S
图2 交通灯时序图
（4）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
4、简易密码锁设计
内容及要求
设计一个4位串行数字锁。
（1）开锁代码为4位二进制，当输入代码的位数与锁内给定的密码一致，且按规定程序开锁时，方可开锁，并点亮一个指示灯。
否则进入“错误”状态，并发出报警信号。
（2）锁内的密码可调，且预置方便，保密性好。
（3）串行数字锁的报警由点亮一个灯，直到按下复位开关，报警才停下。
此时，数字锁又自动等待下一个开锁状态。
（4）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
5、出租车计价器设计
内容及要求
（1）设一个出租车自动计费器，计费包括起步价、行驶计费和等待计费三个部分，用4个数码管显示出金额数目，最大值为999.9元，最小计价单位为0.1元。
行驶里程在3公里范围内且等待时间未超过三分钟时按起步价8元计费；行驶里程超过三公里后按每公里2元收费；等待时间超过三分钟后按每分钟1元收费。
等待时间用两个数码管显示，最大值为59分钟。
总费用=起步价+（里程-3km ）*里程单价+（等待时间-3）*等候单价
（2）能够实现的功能：
显示汽车行驶里程：用四位数字显示，单位为km 。
计程范围为0~99km ，计程分辨率为1km 。
显示等候时间：用两位数字显示分钟，单位为min 。
计时范围为0~59min ，计时分辨率为1min 。
显示总费用：用四位数字显示，单位为元。
计价范围为999.9元，计价
分辨率为0.1元。
（3）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
12、8人抢答电路设计
内容及要求
完成8人抢答电路设计。
（1）按键用作抢答输入，顺序编号1～8；
（2）数码管显示抢答得胜的号码；
（3）由控制信号决定新一轮抢答的开始；
（4）工作时钟100Hz即可；
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
13、7人表决电路设计
内容及要求
完成7人表决电路设计，LED灯表示通过、否决。
（1）开关表示赞成与否，1～8编号（1赞成）；
（2）LED显示表决的结果；
（3）数码管分别显示赞成、否决的人数；
（4）工作时钟100Hz即可；
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
14、7分频时钟产生电路设计
内容及要求
完成7分频电路。
（1）将输入时钟进行7分频；
（2）工作时钟1hz；
（3）分频信号点亮LED，工作时钟0～7计数显示于数码管；
（4）复位时分频信号无输出；
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
15、七段显示器动态扫描电路设计
内容及要求
1）设计一个七段数码管动态扫描电路。
数码管个数为6个，共阳极接法。
2）设计一电路，控制上述电路实现“123456”6个数字的显示，要求显示方式为：
（1）自左至右逐个点亮数码管，最后全亮；再重复以上动作，每次变化时间间隔为1秒。
（2）自左至右点亮数码管，每次只点亮一个，最后全息灭，再重复以上动作，每次变化时间间隔为1秒。
（3）先中间两个点亮，再依次向外点亮；全亮后，再依次向中间熄灭；重复上述步骤，每次变化时间间隔为1秒。
（4）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
16、数字钟设计
内容及要求
设计一数字钟，具体要求如下：
（1）以时、分、秒形式显示；
（2）二十四小时循环
（3）具有复位功能
（3）有时间校准和调时功能
（4）具有整点报时功能（声光同时提示）
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
17、电子琴1设计
内容及要求
设计一电子琴，具体要求如下：
（1）具有8个按键，当按下某一个按键的时候，能够演奏8个音符之一：高音1、中音1、2、3、4、5、6、7。
（2）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
18、电子琴2设计
内容及要求
设计一电子琴，具体要求如下：
（1）具有8个按键，当按下某一个按键的时候，能够演奏8个音符之一：低音1、高音1、2、3、4、5、6、7。
程设计本身提交一篇课程设计报告。
19、音乐播放器
内容及要求
设计一音乐播放器，具体要求如下：
（1）人选一首歌曲播放，要求有“播放”、“停止”按键。
（2）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
备注：不可选择梁祝、两只老虎、两只蝴蝶、万水千山总是情等歌曲。
21、数字频率计设计
内容及要求
设计一能测量方波信号频率计，具体要求如下：
（1）测量的频率范围是0 999999Hz。
（2）设置两个按钮，一个供“开始”及“停止”用，一个供系统“复位”用。
（3）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
22、可变周期脉冲发生器的设计
内容及要求
设计一个周期和输出个数可调的脉冲发生器，具体要求如下：
（1）默认情况下，输出一个周期为1KHz，占空比为50%的脉冲；
（2）可对脉冲的高电平和低电平的延续时间进行调整；调整步长自定；
（3）可设置脉冲输出的个数。
设置完后，在数码管上显示剩余输出的脉冲个数；
（4）系统时钟使用实验箱提供的时钟
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。
24、温度报警器的设计
内容及要求
试设计一个温度报警器，具体要求如下：
（1）当温度高于上限时，提示“H”，当温度低于下限时，提示是“L”，范围内时，显示“OK”。
程设计本身提交一篇课程设计报告。
25、洗衣机控制器的设计
设计内容及要求：
（1）设计一个电子定时器，控制洗衣机作如下运转：定时启动—>正转20秒->暂停10秒->反转20秒->暂停10秒->定时未到回到“正转20秒暂停10秒……”，定时到则停止；
（2）若定时到，则停机发出音响信号；
（3）用两个数码管显示洗涤的预置时间（分钟数），按倒计时方式对洗涤过程作计时显示，直到时间到停机；洗涤过程由“开始”信号开始；
（4）三只LED灯表示“正转”、“反转”、“暂停”三个状态。
（5）完成全部流程：设计规范文档、模块设计、代码输入、仿真、下载验证等，最后就课程设计本身提交一篇课程设计报告。