数字万用表设计

陕西国防学院电子工程系毕业论文 1 第一章 设计总阐述

1.1方案阐述 本设计是由5个模块组成：直流电源部分、A/D 转换电路、码制转换电路、秒定时电路、报警显示电路模块。 直流电源部分采用5V电源。 A/D 转换电路采用八路（八位八通道A/D 转换器），将8路信号输入选择八位二进制码输出，进行码制转换。从而再用译码器和数码显示管完成数字显示。 秒定时电路采用555时基电路构成单稳态触发器。 报警电路采用多个三极管，555多谐振荡器和发光二极管组成。 1.2产品概述： 用途：适用于通信电缆施工、维修及设备安装过程中，对线排序及寻找特定线对的操作。 性能：具有高性能、低功耗、小体积、重量轻和音量可调，它将为你的对线操作带来方便、轻松和高效率。 特点：该装置查线速度快、现实直观、可以单人校线，还可以复校、结构简单、成本低廉、不易发生故障、工作可靠。 陕西国防学院电子工程系毕业论文

2 第二章 模块化设计 设计原理： 如图所示，给定各芯线与其相连电阻下标相同的号码1、2、3、…X，…m（1～m）。Vs在Rx上形成分压 Vx=（Rx/Ro+Rx）*Vs 并可在近端测量得到。由于Vx必定已知，从而可测定当前被测芯线的号码是第几。但Vx不必读出，可以将其进行A/D转换，译码，数字显示后直接读出数字1～m中的一个，就是该芯线的预设号码。 为了A/D便于转换，R1～Rm的取值原则应满足如下条件： （Rx+1/Ro+Rx+1-Rx/Ro+Rx）*Vs=△Vs 式中：Vs是常量即电源电压值。 △ Vs是转换器的参考电压和转换阶梯；Vx是第x级取样电压下限值。

2.1 A/D转换部分 1）它具有八路模拟信号输入选择，八位二进制码输出的一个逐次比较A/D转换器。输入端受地址译码器输出的控制。本设计选择模拟通道1N0输入，则地址预置在ADDC、ADDB、ADDA=000。当地址锁存允许ALE=1时，输入1N0的模拟信号送入A/D转换器。 2）ADC0809 1.主要特性 1）8路8位A／D转换器，即分辨率8位。 2）具有转换起停控制端。 3）转换时间为100μs 4）单个＋5V电源供电

A/D 转 换

译码转换 译码显示

显示时间控制 陕西国防学院电子工程系毕业论文

3 5）模拟输入电压范围0～＋5V，不需零点和满刻度校准。 6）工作温度范围为-40～＋85摄氏度 7）低功耗，约15mW。 2.内部结构 ADC0809是CMOS单片型逐次逼近式A／D转换器，内部结构如图2所示，它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型D／A转换器、逐次逼近寄存器、三态输出锁存器等其它一些电路组成。8路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。 因此，ADC0809可处理8路模拟量输入，且有三态输出能力，既可与各种微处理器相连，也可单独工作。输入输出与TTL兼容。

图2 3．外部特性（引脚功能） ADC0809芯片有28条引脚，采用双列直插式封装，如图3所示。下面说明各引脚功能。 陕西国防学院电子工程系毕业论文

4 图3 IN0～IN7：8路模拟量输入端。 2-1～2-8：8位数字量输出端。 ADDA、ADDB、ADDC：3位地址输入线，用于选通8路模拟输入中的一路。 ALE：地址锁存允许信号，输入，高电平有效。 START： A／D转换启动信号，输入，高电平有效。 EOC： A／D转换结束信号，输出，当A／D转换结束时，此端输出一个高电平（转换期间一直为低电平）。 OE：数据输出允许信号，输入，高电平有效。当A／D转换结束时，此端输入一个高电平，才能打开输出三态门，输出数字量。 CLK：时钟脉冲输入端。要求时钟频率不高于640KHZ。 REF（+）、REF（-）：基准电压。 Vcc：电源，单一＋5V。 GND：地。 4．ADC0809的工作过程是：首先输入3位地址，并使ALE=1，将地址存入地址锁存器中。此地址经译码选通8路模拟输入之一到比较器。START上升沿将逐次逼近寄存器复位。下降沿启动 A／D转换，之后EOC输出信号变低，指示转换正在进行。直到A／D转换完成，EOC变为高电平，指示A／D转换结束，结果数据已存入锁存器，这个信号可 用作中断申请。当OE输入高电平时，输出三态门打开，转换结果的数字量输出到数据总线上。 地址输入和控制线：4条 数字量输出及控制线：11条 陕西国防学院电子工程系毕业论文 5 ALE为地址锁存允许输入线，高电平有效。当ALE线为高电平时，地址锁存与译码器将A，B，C三条地址线的地址信号进行锁存，经译码后被选中的通道的模拟量进转换器进行转换。A，B和C为地址输入线，用于选通IN0－IN7上的一路模拟量输入。

ADDA、ADDB、ADDC真值表

ST为转换启动信号。当ST上跳沿时，所有内部寄存器清零；下跳沿时，开始进行A/D转换；在转换期间，ST应保持低电平。EOC为转换结束信号。当EOC为高电平时，表明转换结束；否则，表明正在进行A/D转换。OE为输出允许信号，用于控制三条输出锁存器向单片机输出转换得到的数据。OE＝1，输出转换得到的数据；OE＝0，输出数据线呈高阻状态。D7－D0为数字量输出线。 CLK为时钟输入信号线。因ADC0809的内部没有时钟电路，所需时钟信号必须由外界提供，通常使用频率为500KHZ， 5.ADC0809对输入模拟量要求：信号单极性，电压范围是0－5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。 6. ADC0809应用说明 （1）． ADC0809内部带有输出锁存器，可以与AT89S51单片机直接相连。 （2）． 初始化时，使ST和OE信号全为低电平。 （3）． 送要转换的哪一通道的地址到A，B，C端口上。 （4）． 在ST端给出一个至少有100ns宽的正脉冲信号。 （5）． 是否转换完毕，我们根据EOC信号来判断。 （6）． 当EOC变为高电平时，这时给OE为高电平，转换的数据就输出给单片机了。 2.2码制转换电路 本设计要求将5位二进制码转换成8421BCD码，再用译码器和数码完成数字显示。 示意图如下： 陕西国防学院电子工程系毕业论文 6 {D20 D10 D8 D4 D2 D1} 8421码 码制转换电路 （2-1 2-2 2-3 2-4 2-5 ）2 码制转换示意图

此时必须要加修正电路。变换原理图如下： B4 B3 B2 B1 B0 修正电路（Ⅰ）

D20 D10 D8 D4 D2 D1 交换原理图

本设计中的修正电路包括大于（4）10的判别电路和（3）10 电路，判别电路可用四位二进制比较器7485，加（3）10 电路可用74283全加器实现。如下图所示：

2.3秒定时电路 秒定时电路采用555时基电路构成单稳态触发器。 555定时器电路是一块介于模与数字电路的一种混合电路，由于这种特殊的地位，故555定时电路在报警电路、控制电路得到了广泛的应用。下图为555的内部电路，从图上可以看出，其仅有两个比较器、一个触发器、一个倒相器、放电管和几个电阻构成，由于比较器电路是一个模拟器，而触发器电路为数字电路，故其为混合器件

修正电路（Ⅱ） 陕西国防学院电子工程系毕业论文 7 图555定时器内部电路图 555定时器组成及其引脚图 555为一8脚封装的器件，其各引脚的名称和作用如下： 1脚—GND,接地脚 2脚—TL,低电平触发端 3脚—Q,电路的输出端 4脚—/RD,复位端，低电平有效 5脚—V_C,电压控制端 6脚—TH,阈值输入端 7脚—DIS，放电端 8脚—VCC,电源电压端，其电压范围为：3～18V 555的功能描述

其工作原理如下：比较器C1的反向输入端U6(接引脚 6)称为阈值输入端，用TH来陕西国防学院电子工程系毕业论文 8 表示，比较器C2的同向输入端U2(接引脚2)称触发输入端，用TR标注。C1和C2的参考电压(电压比较的基准)UR1和UR2由电源UCC经三个5kΩ的电阻分压给出。当控制电压输入端UCO悬空时，，若UCO外接固定电压，则。 RD为异步置 0 端（对应管脚4），只要在RD端加入低电平，无论U6、U2的输入电平如何，基本RS触发器就置 0，电路输出UO为零。平时处于高电平； 管脚6称为高触发端，该引脚的电平与作比较；管脚2称为低触发端，该引脚与作比较，所以在RD=1时，U6和U2有三种状态组合。使555定时器电路的输出UO有低电平0、保持和高电平1三种状态。定时器的主要功能取决于两个比较器输出对RS触发器和放电管V1状态的控制。555定时器功能表如表2-1所示。

当时，比较器C1输出为 0，C2输出为 1，基本RS触发器被置 0，V1导通，UO输出为低电平。 当时，C1输出为 1，C2 输出为 0，基本RS触发器被置 1，V1截止，UO输出高电平。 当时，C1和C2输出均为 1，则基本RS触发器的状态保持不变，因而V1和UO输出状态也维持不变，定时器输出处于高阻状态。

555定时器功能表

RD U6（TH） U2(TR) U0 V1

0 0 导通 1 1 截止