基于90nmCMOS工艺的60GHz射频接收前端电路设计
90纳米CMOS工艺的毫米波CPW模型
90纳米CMOS工艺的毫米波CPW模型作者：赵智超吴铁峰来源：《中国管理信息化》2017年第15期[摘要] 现阶段，微电子技术的飞速发展，对集成电路的设计提出了更加严格的要求。
在毫米波集成电路设计中，硅基共面波导（CPW）是一种关键性的基础元件，文章对CPW的机制以及等效电路模型的设计进行了简要分析，提出了基于90 nm CMOS工艺的毫米波CPW模型及参数提取算法，经对比分析，该模型在0～66 GHz内有效。
[关键词] COMS工艺；毫米波；CPW模型doi ： 10 . 3969 / j . issn . 1673 - 0194 . 2017. 15. 087[中图分类号] TP311 [文献标识码] A [文章编号] 1673 - 0194（2017）15- 0194- 020 前言最近几年，通信行业的飞速发展，对于通信的速率和带宽提出了许多新的要求，毫米波段的单片微波集成电路因此应运而生，硅基纳米工艺的进步也使得毫米波CMOS集成电路在硅基上的设计成为了可能。
在毫米波传输中，CPW是基础性器件，对于单片微波集成电路的性能影响巨大，也因此受到了广泛的关注。
1 传输线模型以常规RLGC模型为例进行分析，模型以准TEM模式假设为基础，将100 GHz以内判断为合理，而在这个范围内，利用RLGC模型能够非常准确的对共面波导的特征进行描述。
基于此，新建相应的CPW等效电路模型，如图1所示。
模型包括了n个级联模块，每一个模块的等效电路都包含有一个串联分支和一个并联分支，前者可以细分为R/L梯形网络和电感Lhf，能够对共面波导在高频下的趋肤效应进行表示，后者包括了用以描述接地线与信号线之间电容效应的Csg以及用以描述高频信号耦合到硅衬底损耗的C-R-C网络[1]。
2 参数提取2.1 串联分支CPW模型中，直流电阻Rdc包括了两侧地线导体电阻和信号线导体电阻两部分，计算公式为Rdc= +在公式中，l表示CPW的长度，σ表示金属电导率，ωs表示信号线导体宽度，ωg表示两侧地线导体宽度，t为金属导体厚度。
CMOS射频集成电路设计-CMOS射频IC器件模型
集成电路的设计和制作行业逐渐变成两个独立的产业方向,
出现了专门从事集成电路制造的代工厂(foundry)和无生产线
(fabless)的专业集成电路设 计公司。
CMOS射频IC器件模型
本书研究的芯片设计采用的是无生产线的集成电路设计
方法。所谓无生产线芯片设 计,是指设计者根据设计指标选
择某一种特定的工艺和代工厂,基于代工厂提供的工艺模 型
关于扩散电容Cd,有如下数学表示式:
其中,τT 为渡越时间(transittime)。
CMOS射频IC器件模型
2. 二极管线性模型
如果二极管工作在一个直流电压偏置点上,而且信号仅
在该点附近发生微小变化,就 引入了线性模型,即小信号模型
(small-signalmodel)。二极管线性模型通过偏置点(以 Q 表示)
signal工艺在第 五层金属(M5)和顶层金属(M6)之间又增加了
一层金属,通过降低金属之间氧化层厚度增 大电容值,该金属
与 M5之间形成的 MIM 电容约为1fF/μm2。图2-3给出了
CMOS工 艺的 MIM 电容的等效电路模型。
CMOS射频IC器件模型
图2-3 MIM 电容的等效电路模型
CMOS射频IC器件模型
通过引入基极 发射极扩散电容、基极 集电极扩散电容
(Cde、Cdc)以及二极管的结电 容(Cje、Cjc),可以将上述静态模
型修正为动态模型。图2-9(a)给出了动态埃伯斯 莫尔 模型。
对于射频工作条件下的电路,还要考虑引线电阻、电感以及
端点之间的分布电容, 如图2-9(b)所示。
CMOS射频IC器件模型
4)反向线性区(0<-UDS<UGD-UT0)
射频接收机前端AGC系统的电路设计
射频接收机前端AGC系统的电路设计提纲：一、射频接收机前端AGC系统的基本原理及设计要点二、传统射频接收机前端AGC系统挑战及优化设计技术三、现代射频接收机前端AGC系统设计方法研究四、射频接收机AGC系统的性能评估与实验测量五、未来射频接收机前端AGC系统的发展趋势和展望一、射频接收机前端AGC系统的基本原理及设计要点AGC（Automatic Gain Control）系统是射频接收机的重要组成部分，在信道不稳定的环境下可以实现信号输入电平的自动控制。
其主要功能是控制单位电平内射频前端放大器的信息增益，以确保信号在最佳的动态范围内运行。
射频接收机前端AGC系统的设计要点主要包括信号放大段、包络检波环节、比较环节和控制回路。
其中，信号放大段的设计为AGC系统的核心，关系到整个系统性能的优劣。
当前，射频接收机前端AGC系统的设计主要分为两大类：一类是传统模拟AGC系统，它采用经典的线性控制回路，具有结构简单，功耗低，抗干扰能力强等优点；另一类是数字AGC系统，它基于DSP的现代控制理论，具有精度高，响应速度快等优点。
二、传统射频接收机前端AGC系统挑战及优化设计技术目前，传统AGC系统仍然是射频接收机中最常用的设计方案之一。
然而，传统AGC系统在设计中还存在一些挑战，主要包括信号失真、抗干扰能力不足和高功耗等问题。
为克服这些问题，优化设计技术主要包括：1、引入自适应控制器，利用反馈控制环节提高控制精度和系统鲁棒性，增强系统的稳定性和抗干扰能力。
2、优化模拟电路设计，提高系统带宽、增益平坦度和延时响应特性，并减少失真和噪声干扰。
3、使用低功耗模拟电路设计，降低系统功耗并提高信号处理速度。
三、现代射频接收机前端AGC系统设计方法研究现代射频接收机前端AGC系统采用数字控制理论，利用高速AD/DA转换器实现对系统的数字控制。
其优点在于精度高，控制方便和响应速度快等。
目前，现代AGC系统主要分为三类：1、基于改进的遗传算法和FPGA的AGC系统，该设计主要以FPGA为核心控制器，利用改进的遗传算法实现AGC控制回路，并通过DSP进行算法协调。
微波毫米波单片集成电路综述论文
微波毫米波单片集成电路综述论文摘要微波集成电路（Microwave Integrated Circuit缩写为MIC）是工作在微波波段和毫米波波段即30GHz～300GHz频率范围，由微波无源元件、有源器件、传输线和互连线集成在一个基片上，具有某种功能的电路。
微波集成电路起始于20世纪50年代。
微波电路技术由同轴线、波导元件及其组成的系统转向平面型电路的一个重要原因，是微波固态器件的发展。
60～70年代采用氧化铝基片和厚膜薄膜工艺；80年代开始有单片集成电路。
微波集成电路大致可以分为两种电路：混合微波集成电路和单片微波集成电路。
混合微波集成电路是用厚膜技术或薄膜技术将各种微波功能电路制作在适合传输微波信号的介质(如高氧化铝瓷、蓝宝石、石英等)上，再将分立有源元件安装在相应位置上组成微波集成电路。
这种电路的特点是根据微波整机的要求和微波波段的划分进行设计和制造，所用集成电路多是专用的。
常用的混合微波集成电路有微带混频器、微波低噪声放大器、功率放大器、倍频器、相控阵单元等各种宽带微波电路。
单片微波集成电路（Monolithic Microwave Integrated Circuit缩写为MMIC）则是将微波功能电路用半导体工艺制作在砷化镓或其他半导体芯片上的集成电路。
这种电路的设计主要围绕微波信号的产生、放大、控制和信息处理等功能进行，大部分电路都是根据不同整机的要求和微波频段的特点设计的，专用性很强。
在这类器件中，作为反馈和直流偏置元件的各个电阻器都采用具有高频特性的薄膜电阻，并且与各有源器件一起封装在一个芯片上，这使得各零件之间几乎无连线，从而使电路的感抗降至最低，且分布电容也极小，因而可用在工作频率和频宽都很高的MMIC 放大器中。
目前，MMIC的工作频率已可做到40GHz，频宽也已达到15GHz，因而可广泛应用于通信和GPS, 等各类设备的射频、中频和本振电路中。
本文主要从单片微波集成电路工艺、基于Si的单片微波集成电路的电路结构的发展、基于Si的单片微波集成电路的制造工艺的发展以及微波毫米波单片集成电路的发展趋势这几方面进行综述分析。
CMOS射频集成电路分析与设计
CMOS射频集成电路分析与设计CMOS射频集成电路的设计与分析是一个复杂的过程，需要考虑射频信号的传输、放大、滤波、混频等各个环节。
首先，设计师需要考虑输入和输出的阻抗匹配。
射频信号的传输需要保证能够顺利地传输到下一个级别，并且能够更好地与外部设备进行连接。
阻抗匹配可以通过调整电路中的元件值来实现，例如使用电容和电感。
其次，设计师需要进行放大器电路的设计。
放大器电路是射频电路中至关重要的一部分，可以对信号进行放大，使其能够被后续电路正确处理。
放大器电路的设计需要考虑增益、频率响应等参数。
CMOS射频集成电路中常使用共源极放大器、共栅极放大器等结构。
此外，滤波器也是射频电路中不可或缺的一部分。
滤波器可以隔离不需要的频率分量，以满足电路中的要求。
CMOS射频集成电路中常使用LC滤波器、SAW滤波器等。
滤波器的设计需要考虑通过带宽、阻带衰减、群延迟等参数。
最后，CMOS射频集成电路还需要进行混频器电路的设计。
混频器可将不同频率的信号混合在一起，产生新的频率。
混频器电路涉及到高频信号的相互作用以及非线性存在的问题。
设计师需要考虑混频器的转换增益、转换损耗等参数。
综上所述，CMOS射频集成电路分析与设计是一个复杂而且细致的过程。
需要设计师具备深厚的射频电路知识，并且熟悉相应的设计工具和模型。
同时，为了获得更好的性能和更高的集成度，设计师还需要不断地进行仿真验证、参数调整和优化。
随着射频通信和无线通信技术的发展，CMOS射频集成电路的分析与设计将会变得越来越重要，并且有着广阔的应用前景。
基于微波S参数测试的MOSFET小信号参数半分析法提取
基于微波S参数测试的MOSFET小信号参数半分析法提取周影;于盼盼;高建军【摘要】基于90 nm金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)器件的S参数测试的结果,对测试结构进行去嵌,采用直接提取法提取测试结构的寄生元件参数.在去除寄生元件参数的影响后,以仿真模型的S参数和测量所得的S参数之间的差值作为优化标准,应用半分析法提取小信号模型的各个元件参数.结果表明:在1～40 GHz的频率范围内,模拟的S参数和测试的S参数在史密斯圆图中吻合良好,两者之间的误差均处于较低水平,验证了模型的准确性和参数提取方法的正确性.【期刊名称】《南通大学学报（自然科学版）》【年(卷),期】2016(015)003【总页数】6页(P6-11)【关键词】微波;S参数测试;金属氧化物半导体场效应晶体管;小信号建模;半分析法【作者】周影;于盼盼;高建军【作者单位】华东师范大学信息科学技术学院,上海200241;华东师范大学信息科学技术学院,上海200241;华东师范大学信息科学技术学院,上海200241【正文语种】中文【中图分类】TN386.1射频电路设计及应用是当今信息产业的重要发展方向之一，在物流、交通等众多行业都具有非常广阔的应用前景［1-4］.射频技术凭借其工作距离远、无线尺寸小等独特的优势逐渐被广泛应用于工业自动化、商业自动化和交通运输控制管理等众多领域，成为目前射频电路研究的重点方向之一［5-9］.射频微波测量技术是微波射频器件电路建模的基础.微波射频测量需要较高的准确性和精度，测量中的微小误差可能导致半导体器件建模和参数提取的重大错误.为了方便理解器件的物理机构和特性，通常需要构建一个简单的等效电路模型来表征半导体器件的复杂机理，这个过程称之为半导体器件建模.等效电路模型可以嵌入电路仿真软件进行电路设计，也可以从模型的问题中改进器件的制作工艺和器件的性能指标.值得注意的是，器件特性测试是构建等效电路模型的基础，同时又是检验模型精度的唯一手段，因此半导体器件建模和测试之间相互依存、相互促进. 通常微波测量可以分为两类：一类为同轴测量；一类为在片测量.同轴测量指的是被测器件通过射频同轴线直接连接到微波测量仪器，被测器件一般为封装好的半导体器件或者微波分立元件.而在片测量指的是被测器件通过微波探针连接到微波测量仪器，被测器件一般为晶圆，在片测量需要通过探针台来进行.本文以90 nm的金属一氧化物半导体场效应晶体管（metal-oxide-semiconductor field-effect-transistor，MOSFET）器件为例，采用半分析法提取器件的等效电路模型.仿真结果与测量结果的高度吻合验证了等效电路模型的准确性.如图1所示，a1定义为输入端口的归一化输入功率波；b1定义为输入端口的归一化反射功率波；a2定义为输出端口的归一化输入功率波；b2定义为输出端口的归一化反射功率波.其中：Vn和In分别为n端口测得的电压和电流；Z0为特征阻抗.S参数表达的是功率波的概念，描述了双端口网络反射波和入射波之间的关系，定义为S11的物理意义是输出端口接匹配负载情况下的输入端口反射系数；S21的物理意义是输出端口接匹配负载情况下的正向功率增益；S12的物理意义是输入端口接匹配负载情况下的反向功率增益；S22的物理意义是输入端口接匹配负载情况下的输出端口反射系数.在使用测量系统测量MOSFET器件特性之前，需要对测量仪器进行校准，以排除测量仪器对器件特性的干扰［10］.本文采用SOLT校准方法［11-12］，该方法主要通过测量探针和校准基片处于开路（open）、短路（short）、负载（load）与直通（thru）这四种情况下的数据，产生多个独立的方程，求出测量系统的双端口误差，即SOLT12项校准误差［13-18］.在片测试系统组成如图2所示：矢量网络分析仪Agilent E8363C提供射频信号及测量MOSFET器件的S参数；半导体参数分析仪Agilent B1500为MOSFET器件提供直流信号并测试其直流特性.图中T型偏置是一个三端口网络，给微波探针同时提供射频和直流电压.GPIB卡、GPIB总线提供计算机对仪器的控制接口.计算机是整个在片测试系统的控制中心.控制软件安装在计算机上，首先是Agilent IO Libraries Suite软件，第二步安装Agilent IC-CAP 2008软件和半导体参数分析仪B1500A的控制软件EasyEXPERT.通过对IC-CAP软件进行设置，我们可以对MOSFET器件开展在片的射频测量以及模型参数的提取工作.文中的MOSFET器件是晶圆结构，必须使用探针台进行在片测量.焊盘结构如图3所示，MOSFET器件建模必须考虑焊盘与器件之间的寄生效应.开路短路去嵌可以对测量得到的S参数剥离掉来源于测试焊盘之间的并联寄生元件和互连线的串联寄生阻抗的影响，主要原因是不能忽略频率高于10 GHz时互连线的寄生阻抗.利用开路和短路的测试结构可以提取出寄生电容和寄生电阻，开路测试结构如图4所示，短路测试结构如图5所示. Cpg代表栅极信号焊盘与衬底之间的电容；Cpd 代表漏极信号焊盘与衬底之间的电容；Cpgd代表栅极与漏极焊盘之间的耦合电容；Rpg代表栅极焊盘的衬底损耗电阻；Cpd代表漏极焊盘的衬底损耗电阻.Rlg，Rld 和Rls分别代表栅极、漏极和源极互连线的寄生电阻；Llg，Lld和Lls分别代表栅极、漏极和源极互连线的寄生电感.Cpg，Cpd，Cpgd，Rpg和Rpd可以由开路测试结构提取，公式如下：Rlg，Rld，Rls，Llg，Lld和Lls可以通过短路测试结构提取，公式如下：图6为射频微波MOSFET小信号等效电路模型，外围的寄生参数已经通过上文的步骤提取；框（2）内是小信号等效电路模型；框（1）内是本征部分，本征元件有：跨导gm，τ信号延时，Cgd栅漏电容，Cgs栅源电容，Cds漏源电容，Rds 输出电阻.处于框（1）之外框（2）之内的是寄生元件，其中Rg，Rs和Rd分别是栅极、源极和漏极的寄生电阻；Cjd代表漏极和衬底之间的二极管结电容；Rsub代表硅衬底损耗.本征部分的元件参数提取公式如下：经过去嵌，可以得到框（2）内的Z参数.设置Rg，Rs，Cjd，Rsub和Rd的初始值，通过剥离这些寄生元件产生的影响可以得到本征部分的Y参数，根据Y参数可以提取本征元件的值，进而计算整个模型的S参数并和测量值作比较，将两者之间的误差ε作为优化目标来优化Rg，Rs，Cjd，Rsub和Rd的值.为了验证上述方法的正确性和可靠性，在ADS中建立仿真模型，射频器件为90 nm MOSFET晶体管，8 μm×0.6 μm ×12 μm，测量的范围为1～40 GHz，采用Agilent 8510C矢量网络分析仪，电压偏置点分别是：（A）Vgs=0.6 V，Vds=0.6 V；（B）Vgs=0.6 V，Vds=1.0 V；（C）Vgs=0.8 V，Vds=0.8 V.仿真模型的S参数和测量值的比较如图7所示，二者结果吻合良好.测量结果和仿真结果显示在史密斯圆图中，由于S12幅度比较大，S21幅度比较小，必须进行一定比例的缩放才能都放置于单位史密斯圆图中.A偏置条件下此模型的仿真结果与测试结果之间的误差如图8所示.值得注意的是，仿真模型得到的S参数与测量值之间的误差处于比较低的水平，模型精确度比较高，误差均处于10%之内，在低频情况下，仿真结果和测量结果的吻合度更好.验证了模型的准确度和提取方法的正确性.本文应用半分析法提取90 nm MOSFET器件的等效电路模型，并在ADS中，在不同偏压条件下对模型进行仿真，仿真数据与测量数据的对比验证了此方法的正确性.【相关文献】［1］陈森博.一种3.3 V/0.6 μm轨对轨CMOS运算放大器的设计［J］.南通大学学报（自然科学版），2007，6（2）：82-85.［2］吴先智，孙玲，包志华.超高频RFID读卡器接收前端低噪声放大器设计［J］.南通大学学报（自然科学版），2009，8（2）：8-12.［3］钱国平，黄其煜.射频识别技术及其应用［J］.集成电路应用，2006，2（8）：36-38.［4］游战清，李苏剑.无线射频识别技术（RFID）理论与应用［M］.北京：电子工业出版社，2004.［5］王世荣，徐建良.基于RFID技术的仓储物流入库流程设计［J］.计算机与信息技术，2006（10）：41-44.［6］叶里莎.RFID技术的应用［J］.通信技术，2007，40（12）：267-268.［7］DE VITA G，IANNACCONE G.Design criteria for the RF section of UHF and microwave passive RFID transponders［J］.IEEE Transactions on Microwave Theory and Techniques，2005，53（9）：2978-2990.［8］WANG X，TIAN J Y，YAN N，et al.Analysis and design of a low cost RFID tag analog front-end［J］.半导体学报，2008，29（3）：510-515.［9］邱自学，徐中原，袁江，等.无线射频识别技术及其在汽车产业中的应用［J］.南通大学学报（自然科学版），2008，7（4）：9-12.［10］祝宁华，王幼林，陈振宇.微波网络分析仪的校准［J］.中国科学：技术科学，2004，34（3）：329-336.［11］IMPARATO M，WELLER T，DUNLEAVY L.On-wafer calibration using space-conservative（SOLT）standards［C］// IEEE MTT-S International Microwave Symposium Digest，June 13-19，1999.New York：IEEE Xplore，1999：1643-1646.［12］PADMANABHAN S，KIRBY P，DANIEL J，et al.Accurate broadband on-wafer SOLT calibrations with complex load and thru models［C］//IEEE ARFTG Conference Digest，June 13，2003.New York：IEEE Xplore，2003：5-10.［13］李秀萍，高建军.微波射频测量技术基础［M］.北京：机械工业出版社，2007.［14］HAM R E，STAUDINGER J，RIDDLE A，et al.Microwave measurements［M］//GOLIO M.The RF and Microwave Handbook.Boca Raton：CRC Press，2001.［15］WARTENBERG S A.RF measurements of die and packages［M］.Norwood，MA：Artech House，2002.［16］ALLAM E A，MANKU T.A small-signal MOSFET model for radio frequency IC applications［J］.IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，1997，16（5）：437-447.［17］GAO J，WERTHOF A.Direct parameter extraction method for deep submicrometer metal oxide semiconductor field effect transistor small signal equivalent circuit［J］.IET Microwave，Antennas and Propagation，2009，3（4）：564-571.［18］XU J F，YAN N，ZENG X Y，et al.A 3.4 dB NF k-band LNA with a tapped capacitor matching network in 65 nm CMOS technology［J］.International Journal of RF and Microwave Computer-Aided Engineering，2015，25（2）：146-153.。
基于90nm低功耗NMOS工艺射频器件的版图优化
Ａ ｓｒｃ ： ｅ ｙ ｕ ａ ｐｏｃ ｅ ａ ｒｐ ｓｄｔ ｒｖ ｅｔ ｎｉ ｏ ｄｏｆ ｑ ｅ ｃ （ Ｆ ｐ ｒ ｒ ａ ｃ ０ ｎ ｂ ｔａ ｔＮ ｗ ｌ ｏ ｔ ｐ ｒａｈ ｓ ｒ ｐｏ ｏｅ ｉ ｏ ｅ ｈ ａ ｓ ｔ ｒ ｉ ｒ ｕ ｎｙ Ｒ ） ｅｆ ｍ ｎ ｅ ｎ９ 一ｍ ａ ｅ ｏ ｍｐ ｔ ｒ ｓ ｒ ａ ｅ ｏ ｉ
第３ ４卷 第 ６期
２１ 年 １ ０１ ２月
电 子 器 件
Ｃ ｉｅ ｅＪ ｕ ｎ ｌｏ ｌｃｒｎ Ｄｅ ｉｅ ｈｎ ｓ ｏ ｒ ａ ｆ ｅ ｔ ｖｃ ｓ Ｅ ｏ
ＶＯ ． ４ Ｎｏ ６ １３ ．
Ｄｅ ２ １ ｃ． ０１
Ｌ ｙ ｕ ｔ ｚ ｔ ｎ ｆｒＲＦ Ｐ ｒｏ ｍａ ｃ ｎ ａ ｃ ｍｅ ｔ ｎ ９ 一ｍ ｏ Ｐ ｗｅ ａ ｏ ｔＯｐ ｉ ａ ｉ ｏ ｅ ｆｒ ｎ ｅＥ ｈ ｎ ｅ ｎ ０ ａ Ｌ ｗ－ ｏ ｒＮＭＯＳ ｍｉ ｏ ｉ
ｆｏ ｔ ｅ ｉ ｉｉｌｌ ｙ ｕ ． ｒ ｍ ｈ ｎ ｔ ａ ｏ ｔ ａ Ｋｅ ｙ ｗｏｒ ｄｓ： ＲＦ－ ＭＯＳＦ ＥＴ；ａ ｏ ｔ ｐ ｒ ｓｔｃ ｃ ｍｐ ｎ ｎ ｓ； ｕ ｏ ｒ ｑ ｅ ｃ ｍａ ｉ ｍ ｓ ｉ ａｉ ｎ ｆｅ ｕ ｎ ｙ ｌ ｙ ｕ ； ａ ａ ｉ ｏ ｏ ｅ ｔ ｃ ｔ ｆ ｆｅ ｕ ｎ ｙ； ｘ ｍｕ ｏ ｃｌ ｔｏ ｒ ｑ ｅ ｃ ｉ ｌ
ＮＭＯＳ． ｉ ｒ ｓ ｅ ｉ ｃ ｌ ｏ ｕｓ ｓ ｏ ｔ ｅ ｍｐａ ｔ ｏ ｒｎ ｅｆｃ ｏ ｌｉ ｌ ｄ ｖ ｃ ｓ ｎ ｈ ｏ ｒ ｓ ｏ ｉ ｇ Ｔｈ ｓ ｗｏ ｋ ｐ ｃｆ ａ ｌ ｆ ｃ ｅ ｎ ｈ ｉ ｉ ｙ ｃ ｓ ｆ ｗｉ ｇ ｆｅ ｔ ｆ ｍｕ ｔｐ ｅ ｅ ｉｅ ｏ ｔ ｅ ｃ ｒｅ ｐ ｎｄ ｎ ｉ
CMOS电路射频集成
CMOS电路射频集成射频（Radio Frequency）在现代通信领域扮演着重要的角色，而CMOS（Complementary Metal-Oxide-Semiconductor）电路作为一种主要的集成电路技术，在射频集成电路的设计中日益受到关注。
本文将介绍CMOS电路射频集成的相关内容，包括CMOS射频集成电路的概念、特点以及在通信系统中的应用。
一、CMOS电路射频集成的概念与特点CMOS电路射频集成是指在CMOS工艺的基础上将射频电路集成在同一片芯片上的技术。
相比于传统的射频集成电路技术，CMOS电路射频集成具有以下特点：1. 低成本：CMOS工艺是一种成熟的大规模集成电路工艺，生产成本较低，适合大规模生产，从而降低了射频集成电路的制造成本。
2. 低功耗：CMOS电路具有较低的功耗特性，对于无线通信设备来说尤为重要。
CMOS射频集成电路能够在满足性能要求的同时，保证尽可能低的功耗。
3. 小型化：CMOS工艺具有半导体器件尺寸小、集成度高的特点，可实现高度集成的射频电路，从而实现射频系统的小型化。
4. 高度可靠性：CMOS工艺的成熟度较高，所以CMOS射频集成电路相对于其他射频集成技术具有更高的可靠性和稳定性。
二、CMOS电路射频集成的应用CMOS电路射频集成在通信系统中有广泛的应用，以下是一些典型的实例：1. 蜂窝移动通信系统：蜂窝移动通信系统是目前最为普遍的通信系统，CMOS射频集成电路在蜂窝移动通信系统中扮演着关键角色。
它可以用于射频前端模块的设计，包括功率放大器、接收机和发射机等功能。
2. WLAN系统：WLAN系统（Wireless Local Area Network）是指无线局域网系统，如WiFi。
CMOS射频集成电路在WLAN系统中被广泛应用，可以实现射频前端模块的集成，提供高速、稳定的无线网络连接。
3. 射频识别（RFID）系统：射频识别系统是一种利用射频信号进行标签识别和数据传输的技术。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IC Design and Application
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
DOI： 10. 3969 / j. issn. 1003 － 353x. 2011. 10. 011
基于 90 nm CMOS 工艺的 60 GHz 射频接收前端电路设计
Guo Rui，Yang Hao，Zhang Haiying
（ Institute of Microelectronics，Chinese Academy of Sciences，Beijing 100029，China）
Abstract： A radio frequency （ RF） receiver front-end for 60 GHz standard frequency range in China was presented． The front-end consists of a 4-stage LNA and a current injection Gilbert mixer，which converts the RF signal from 59 GHz to 64 GHz to an IF signal of 5 － 10 GHz． Electrostatic discharge （ ESD） protection is taken into consideration in the design of LNA． The conversion gain of the front-end by post simulation is 13. 5 － 17. 5 dB，the double side band （ DSB） noise figure is 6. 4 － 7. 8 dB，and the input 1 dB compression point is － 23 dBm． It consumes 38. 4 mW from a 1. 2 V supply． The front-end circuit is implemented in IBM CMOS 90 nm process and occupies an area of 0. 65 mm2．
90 nm CMOS 工艺设计，包括一个四级的低噪声放 大器和电流注入式的吉尔伯特单平衡混频器。电路 设计采用模拟电路的设计方法，利用共面波导传输 线代替螺旋电感，降低了设计的复杂度，简化了版 图的布局，提高了仿真的精确性。
与寄生电容谐振，减小增益损失 （ 图 1） 。
1 LNA 设计
1. 1 设计考虑 LNA 的设计中存在着模拟电路和微波电路两
种设计方法。其中模拟电路设计方法基于 BSIM 晶 体管模型，从信号电压、电流的角度来分析和优化 电路； 而微波电路设计方法基于晶体管的 S 参数模 型和传输线结构，从信号功率传输和反射的角度分 析电路，适合于给定晶体管参数时的微波模块设 计。对于采 用 Cadence 软 件 设 计 和 仿 真 CMOS 电 路，尤其是包含放大器、变频器等多个单元的片上 系统，模拟电路设计方法在分析电路和优化电路方 面更具有灵活性和透彻性。
关键词： 60 GHz 频段； 射频接收前端； 低噪声放大器； 混频器； 互补金属氧化物半导体 中图分类号： TN432 文献标识码： A 文章编号： 1003 － 353X （ 2011） 10 － 0786 － 05
60 GHz RF Receiver Front-End in 90 nm CMOS Process
郭瑞，杨浩，张海英
（ 中国科学院 微电子研究所，北京 100029）
摘要： 设计了一款用于中国 60 GHz 标准频段的射频接收前端电路。该射频接收前端采用直 接变频结构，将 59 ～ 64 GHz 的微波信号下变频至 5 ～ 10 GHz 的中频信号。射频前端包括一个四 级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA 设计中考虑了 ESD 的静电释放路 径。后仿真表明，射频接收前端的转换增益为 13. 5 ～ 17. 5 dB，双边带噪声因子为 6. 4 ～ 7. 8 dB， 输入 1 dB 压缩点为 － 23 dBm。电路在 1. 2 V 电源电压下功耗仅为 38. 4 mW。该射频接收前端电 路采用 IBM 90 nm CMOS 工艺设计，芯片面积为 0. 65 mm2 。
文中设计了一款面向中国 60 GHz 标准频段的 射频接 收 前 端 电 路。 该 射 频 接 收 前 端 采 用 IBM
786 半导体技术第 36 卷第 10 期
2011 年 10 月
郭瑞 等： 基于 90 nm CMOS 工艺的 60 GHz 射频接收前端电路设计
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
基金项目： 国家科技合作项目 （ 2009DFA12130）
用［2 － 4］。 相对于化合物半导体工艺而言，CMOS 工艺具
有低成本、高集成度的优点。然而采用 CMOS 工艺 来设 计 60 GHz 射 频 电 路 存 在 诸 多 挑 战。首 先， CMOS 90 nm 工艺典型的截止频率仅为 120 GHz 左 右，约为工作频率的 2 倍，同时要保证较低的功 耗，设计难度很大。其次，毫米波频段的信号对金 属互连线的寄生电感、寄生电容以及地平面极其敏 感，对版图设计的要求非常苛刻，也使得低频段的 经典电路结构不再适用。
Key words： 60 GHz band； RF receiver front-end； low noise amplifier （ LNA ） ； mixer； complementary metal oxide semiconductor 引言
近年来，60 GHz 频段的短距离高速无线通信 成为国际研究热点。60 GHz 频段无线信号传输距 离短，其带宽可支持 5 Gb / s 以上的数据传输速率， 适合于无压缩的高清视频信号无线传输、超高速无 线个域网等 应 用［1］。 目 前， 多 个 国 家 和 地 区 已 为 60 GHz无线通信颁 布 了 5 ～ 7 GHz 带 宽 的 免 费 频 段，IEEE 标准工作组一些企业联盟也在着手建立 和完 善 60 GHz 无 线 通 信 标 准， 并 推 动 商 业 应