射频前端本振电路部分设计
射频功率放大器电路设计实例
一个覆盖900MHz/1.9GHz/2.5GHz的功率放大器电路和元器件布局图如图3.3.1所示，元器件参数见表3.3.1。电路是组装在0.031英寸的FR-4印制板上。C5（1000pF）是旁路电容器，用来消除加在与VCC连接的电源线上的级间反馈。MGA83563第一级FET的漏极连接到引脚1，电源电压VCC通过电感线圈L2连接在漏极上，电感线圈的电源端被旁路到地。这个级间电感线圈用来完成在第一级放大器和第二级放大器之间的匹配。电感线圈L2的数值取决于MGA83563特定的工作频率，L2的数值可以根据工作频率选择。电感L2的数值也与印制电路板材料、厚度和RF电路的版面设计有关。
第6页/共26页
① PCB版面MGA83563封装引脚焊盘的尺寸建议采用推荐使用的微型SOT-363（SC-70）封装的印制电路板引脚焊盘。该设计提供大的容差，可以满足自动化装配设备的要求，并能够减少寄生效应，保证MGA83563的高频性能。② PCB材料的选择对于频率为3GHz的无线应用来说，可选择型号为FR-4或G-10印制电路板材料，典型的单层板厚度是0.020～0.031英寸，多层板一般使用电介质层厚度在0.005～0.010英寸之间。更高的频率应用例如5.8GHz，建议使用PTFE/玻璃的电介质材料的印制电路板。
第4页/共26页
因为MGA83563中两级放大器都是使用同一个电源，为了防止从RF输出级到第一级的漏极之间的电源线产生的反馈，应确保RF输出级到第一级的漏极之间的电源线有非常好的旁路。否则，电路将变得不稳定。连接到MGA83563的RF输入（引脚3）是直流接地电位。在MGA83563的输入端，可以不使用隔直电容，除非有一个DC电压出现在输入端。
基于无源混频器的多频段TD—SCDMA射频接收器前端设计
黄 沫 广 晟微 电子 有 限公 司
【 要】 摘 文章以０１ ｍ Ｆ ＭＯ 工艺实现了直接下变频结构的多频段Ｔ Ｓ ＭＡ ．３ ＲＣ Ｓ Ｄ－ ＣＤ 射频接收器前端，首先从Ｔ － Ｄ
Ｓ Ｄ Ｃ ＭＡ 统 要求 和 电路 结构 入 手 ，分析 了各 电路模 块 的设 计 ，包 括 高频 低 噪声 放 大器 、无 源 混频 器 、运 算放 大 器和 系
宽带通信技术 、移动通信 系统协
议 机 制 与 实现
系统 中的信 号处理 和无线资源管
理 ， 以及 ３Ｐ Ｔ 标 准 和 实现 。 Ｇ ＰＬＥ
赵熠 飞 ：清华大学信 息科学与技
术 国 家 实验 室 助 理研 究 员 ，主 要 研 究领 域 为 无 线 数 字 通 信 ， 包括
信 息论 、信 道编 码 、多 用户 检
本振 驱动 ，最后 给 出 了射 频 接收 器前 端 的测 试结 果。
【 关键词 】 Ｄ Ｓ ＤＭＡ 射频接收器前端 无源混频器 直接下变频接收器 Ｔ —Ｃ
１ 简 介
Ｔ Ｓ Ｄ— ＣＤＭＡ Ｓ ＭＡ 是 ＣＤ 技术 和先进 的Ｔ ＤＭＡ Ｔ 两 ／ ＤＤ
天优 势 ：收发通 道不 需要使 用对称 频带 ，大大提 高 了频 谱 的使用效 率 ；同 时由于其 采用 非对称 传输 方式 ，更 是 移动 数据 业务 的理想 选择 。研制 出高性 能的收 发信机 射 频前端 片 ，在Ｔ — ＣＤ 通信 系统 大规模商 用的今天 ， Ｄ Ｓ ＭＡ
测 、 统 计信 号 处 理 、估 计 理 论 、
扩 频通信和多天线系统。
５ 谂 篡 ０ｌ
责 任 编 辑 ：左 永 君 ｚ ｏ ｏ ｇｕ ｕ ｙ ｎ ｊｎ＠ｍｂ ｏ ｏ ｃ ｍ．ｎ
短波多信道接收机的射频电路设计
假设 第 １ 至 第 ｎ级 放 大器 的 噪声 系数 分别 为 ， ， ， ， 级 … 各级 增益 分 别为 Ｇ。 … ， 则 接 收机 整 ， ， Ｇ， Ｇ
２１ 灵 敏 度 与 抗 干 扰 能 力 ．
由于 短波 接收 机 的射频 前端 采用 宽 带方 式输 入 ． 因此 正 确处 理接 收 机灵 敏度 和抗 干 扰 间的关 系是 射频 电路设 计 的关键 ， 具体 措施 如下 ： ａ ．为 了尽 量降低 信 号在传 输环 节上 的损 耗 ， 端 电路 的级 间阻抗 必须 匹配 ． 前 ｂ ．根据 接 收机 的灵敏 度指标 和射 频增 益指 标 ． Ｄ输 入端 的电平 必须 为 一 ３ Ｂ Ａ／ １ ｍ．接 收机 的灵 敏度 由 ｄ 环境 温度 下的热 噪声 密度 、 等效 噪声 带宽 和总 的噪声 系 数决定 ， 总 的噪声 系数小 ， 且 则灵 敏 度 电平低 ， 即 亦
摘 要 ：提 出 多 信 道 接 收 机 射 频 电路 的设 计 方 案 ， 用 多 信 道 接 收 机 实 现 短 波 信 号 测 向． 应 以接 收 灵 敏 度 ， 干 扰 能 力 、 抗
增 益 和 相位 的 一 致性 、 道 的 隔离 度 为重 点 ， 行 射 频 电路 设 计 ． 用 同一 校 准 信 号 源对 射 频 电路 进行 校 准 ， 取 合 信 进 采 采
1短波多信道接收机射频电路的组成短波多信道接收机有多个相同的射频电路一个校准信号源和一个本振电路组成
维普资讯
第 ２ 卷 第 ４期 １
２０ ０ ７年 １ 月 ２
州
分
校
学
报
Ｖｏ１２１ ． Ｎｏ４ ． Ｄｅ ． ２ ７ ｃ ｏｏ
Ｊ ０ＵＲＮ ＡＬ ＯＦ ＨＯＨＡＩＵＮＩ ＲＳＴ Ｃ ＶＥ ＩＹ ＨＡＮＧ Ｈ０Ｕ Ｚ
射频接收前端的ADS设计与仿真
射频接收前端的ADS设计与仿真贾锋;杨瑞民【摘要】As an important part of the Radio Front(RF)signal analyzer, the RF receiver front-end plays a decisive role in the measurement of the RF signal. This paper builds one kind of 860~960 MHz RF receiver front-end system simulation platform of RF signal analyzer using the Advanced Design System(ADS)software. The pre-LNA is used to reduce system noise, and AGC is used to achieve a large dynamic range of the RF receiver front-end in the design. The gain, noise figure, sensitivity, dynamic range and other indicators of RF front-end of the design are calculated, and simulated by the software simulation tools. The simulations show that the RF front-end designed in the paper meets the requirements of the design.%射频接收前端作为射频信号分析仪的重要组成部分，对射频（RF）信号的测量起着决定性的作用。
使用ADS软件，构建了一种860~960 MHz的射频信号分析仪射频接收前端系统仿真平台。
dPMR数字对讲机射频前端实现_王通
接收机存在三大干扰： 同频干扰、 邻频干扰和像频 一旦干扰 干扰。同频干扰只能用方向性天线来避开， 这种方法就失灵了； 在软件 与接收信号来自同一方向， 上， 只能通过在 DSP 中用软件实现同频干扰的消除， 一 般常用带内陷波器。邻频干扰可用同步检波解决， 其 应用电路技术已相当成熟。像频干扰可以通过二次或
ADF4360 － 7 是 一 款 内 部 集 成 了 压 控 振 荡 器 （ VCO） 的锁相环（ PLL） 芯片［6］， 供电电压 3. 3 V， 输出 频率范围 350 ～ 1 800 MHz， 提供二分频输出模式供用 户选择。芯片具有可编程的双模前置分频器（ P / P + 1 分别为 8 /9、 16 /17 ） ， 还提供可编程的输出功率电平 和模拟 / 数字相位锁定检测功能。芯片通过 3 线的 SPI 灵活配置， 在应用中通过 SST 51 单片机来控制其工作。 ADF4360 － 7 主要由低噪声数字鉴相器（ PD） 、 精 B 寄存器 密电荷泵、 可编程参考分频器 R、 可编程 A、 和一个双模分频器构成。合成器的总分频比为 N = P × B + A， VCO 的输出频率为 f VCO = （ P × B + A ） × f REFIN / R（ f REFIN 为外接晶振的频率， VCO 即参考频率） ， 的中心频率由外接的电感进行调节， 输出频率和外部 电感 L ext 之间的关系是 1 f= 2π 槡 6. 2pF（ 0. 9nH + L ext ） （ 1）
2． 1
系统设计与仿真
发射机单元 发射机单元采用了超外差二次变频结构， 调频
内部的鉴相器、 负阻放大器和外部
的环路滤波器和 LC 谐振回路所组成的锁相环（ PLL） 构成。CMX991 是一个工作频率范围从 100 MHz 到 1 GHz 的收发器， 它集成了实现一个高性能 RF 收发 并采用了能够支持多种调 器子系统所需的核心功能， 制类型和带宽的 I / Q 架构。其特性包括： 出色的互调
CMOS射频集成电路分析与设计.
1 绪论1.1 发展历史1.2 现代通信系统概述1.2.1 通信系统的组成图1-1 通信系统的功能方框图1.2.2 数字通信系统图1-2 数字通信系统的组成1.2.3 通信信道及其特性1.2.4 通信信道的数学模型图1-3 加性噪声信道图1-4 带加性噪声的线性滤波信道图1-5 带加性噪声的线性时变滤波器1.3 射频电路在系统中的作用与地位图1-6 射频通信系统示意图图1-7 射频前端方框图1.4 射频电路与微波电路和低频电路的关系1.4.1 频段划分1.4.2 电路的寄生效应1.4.3 电路的设计考虑1.5 应用1.5.1 无线局域网图1-8 Prism Duette双频带收发机芯片组的总体结构图141.5.2 GSM1.5.3 WCDMA1.6 总结参考文献2 线性射频电路的基本特性和分析方法2.1 传输线图2-1 射频电路中常用的均匀传输线2.1.1 传输线波动方程图2-2 一小段传输线的等效电路2.1.2 终端接负载的无损传输线图2-3 以负载处为原点的坐标体系2.1.3 终端接特定负载的无损传输线的工作状态图2-4 短路传输线上电压、电流和输入阻抗的分布图图2-5 开路传输线上电压、电流和输入阻抗的分布图2.1.4 阻抗的周期性和倒置性2.1.5 微带线设计图2-6 微带线的几何结构图2-7 微带线的特性阻抗图2-8 微带线的有效介电常数2.2 Smith圆图2.2.1 阻抗圆图图2-9 阻抗圆图上的归一化阻抗2.2.2 Smith圆图上的反射系数和驻波系数图2-10 阻抗圆图2.2.3 导纳圆图图2-11 导纳圆图上的归一化导纳2.2.4 Smith圆图应用举例图2-12 例2.2的电路图图2-13 利用Smith圆图求解例2.2 2.3 双端口网络2.3.1 网络参量图2-14 双端口网络的电压和电流方向图2-15 双端口网络的入射波和反射波图2-16 S参数的测量2.3.2 网络的互联图2-17 双端口网络的串联图2-18 双端口网络的并联图2-19 双端口网络的串并联图2-20 双端口网络的并串联图2-21 双端口网络的级联2.3.3 信号流图分析法图2-22 信号流图分析法的简化规则图2-23 含电源和负载的双端口网络图2-24 用信号流图分析法分析双端口网络的简化过程2.4 射频电路中的无源分立集总参数元件图2-25 铝金属线归一化电流密度的横截面分布示意图图2-26 铝金属线横截面上的归一化电流密度分布随频率的变化(a=1mm)图2-27 金属铜和铝的趋肤深度随工作频率的变化图2-28 薄膜片上电阻图2-29 炭质电阻图2-30 高频电阻模型图2-31 炭质电阻的阻抗与频率的关系图2-32 表面贴封电容的内部结构图2-33 高频电容模型图2-34 实际电容的阻抗与频率的关系图2-35 高频电感\图2-36 高频电感模型图2-37 实际电感的阻抗与频率的关系2.5 总结参考文献习题图2-38 习题4图图2-39 习题7图图2-40 习题8图3 无源RLC网络和阻抗匹配3.1 无源RLC网络3.1.1 串联RLC网络图3-1 串联RLC网络图3-2 串联RLC网络的阻抗特性图3-3 串联RLC网络中电感储存的磁能、电容储存的电能以及回路储存的总能量随时间的变化情况图3-4 品质因子Q取不同值时回路阻抗的幅频特性和相频特性3.1.2 并联RLC网络图3-5 并联RLC网络图3-6 并联RLC网络的阻抗特性图3-7 品质因子QP取不同值时并联谐振回路阻抗的幅频特性和相频特性3.2 串并联阻抗等效互换图3-8 串并联RLC网络图3-9 电阻R和电抗X的串联形式和并联形式3.3 回路抽头时的阻抗变换图3-10 电感抽头和电容抽头的RLC谐振回路3.4 阻抗匹配图3-11 借以说明阻抗匹配概念的简单电路图3.4.1 L匹配图3-12 L匹配的电路结构图3-13 并/串联电感和电容的阻抗变化轨迹图3-14 利用Smith圆图来求解L匹配问题图3-15 L匹配网络图3-16 Smith圆图上的恒Qn圆3.4.2 T匹配和Pi匹配图3-17 T匹配网络图3-18 利用Smith圆图来设计T匹配网络图3-19 Pi匹配网络图3-20 利用Smith圆图来设计Pi匹配网络3.4.3 微带线匹配图3-21 微带线匹配网络图3-22 利用Smith圆图来设计微带线匹配网络图3-23 归一化阻抗zin=rin+jxin与电容所在位置之间的关系图3-24 更复杂的微带线匹配网络图3-25 全部由微带线组成的匹配网络3.5 总结参考文献习题图3-26 习题3图4 射频集成电路中的基本问题4.1 射频电路的性能度量4.1.1 功率增益和电压增益4.1.2 灵敏度和噪声系数图4-1 电阻的噪声模型4.1.3 线性度和动态范围图4-2 非线性4.1.4 系统设计4.2 射频电路仿真算法及商用仿真软件介绍4.2.1 SPICE模拟器应用于射频领域所遇到的限制4.2.2 射频电路仿真算法4.2.3 射频电路仿真工具4.3 CMOS射频集成电路实现的难点4.4 总结参考文献习题5 集成无源元件5.1 电阻图5-1 有拐角的电阻5.2 电容图5-2 MOS电容的理想C-V曲线图5-3 MIM电容的结构图5-4 三种互连线结构图5-5 “夹心”金属电容5.3 电感图5-6 射频集成电路中电感的典型应用5.3.1 片上平面螺旋型电感图5-7 片上平面螺旋型电感的结构图5-8 接地隔离层图5-9 片上平面螺旋型电感模型图5-10 焊盘的校准结构。
射频功放偏置电路设计
射频功放偏置电路设计需要考虑以下几个因素：
1.工作频率：偏置电路需要与功放的工作频率相匹配，以确保功放能够正常工作。
2.功率容量：偏置电路需要能够承受功放产生的热量和电流，以确保功放能够稳
定工作。
3.稳定性：偏置电路需要具有良好的稳定性，以确保功放的性能和可靠性。
4.线性度：偏置电路需要具有良好的线性度，以确保功放输出的信号质量。
5.易于调试和调整：偏置电路需要易于调试和调整，以便在不同的应用场景下都
能够获得最佳的性能。
基于以上因素，射频功放偏置电路设计可以采用以下几种方法：
1.分立元件法：使用独立的电子元件（如电阻、电容、电感等）搭建偏置电路。
这种方法虽然较为传统，但具有可靠性高、易于调整等优点。
2.集成电路法：使用集成电路芯片搭建偏置电路。
这种方法具有可靠性高、体积
小、易于集成等优点，但成本较高。
3.混合方法：结合分立元件法和集成电路法的方法，使用独立的电子元件搭建部
分电路，使用集成电路芯片搭建其他部分电路。
这种方法可以兼顾成本和性能。
在具体设计时，需要根据实际需求选择合适的方法，并考虑电路的拓扑结构、元件参数、散热设计等因素。
同时，还需要进行仿真和测试，以验证设计的可行性和性能指标。
陈邦媛《射频通信电路》绪论课件
1
2 多途径传 输造成的 多径衰落
3 敞开信道 收到的各 种干扰
4
介质损耗
移动接收 中的多普 勒频移和 频谱色散
射频前端电路
模拟通信机
数字通信机
手机的射频前端电路
射频电路设计要求
1、良好的选择性 2、低噪声、高动态范围 3、接收机对杂散频率信号有良好的抑制能力
4、本振信号应具有低的相位噪声
5、发射机必须严格限制带外衰减
模拟或 数字， 低频
调制/解调
通带信号
高频、 窄带
调制的目的：1、有效的发射
2、有效的利用频带
载波信号： vc (t ) Vcm cos(ct )
调幅
基带信号 控制载波 幅度
调频
基带信号 控制载波 频率
调相
基带信号 控制载波 相位
无线频段划分
无线频段划分
频谱的典型应用
无线信道的恶劣环境
1
2 3 4
功能电路种类多、模块多
线性和非线性电路均有、以非 线性电路为主 小信号、大信号工作状态均有 且混杂 不同频率信号共同作号、系统、电路三个方面来理解课程内容
信号—所传输的信号形式、特征
系统—系统方案、衡量指标、组成模块 电路—实现各种功能的电路原理
2.抓住性能指标：
模拟电路完成的不仅是功能，更重要的是指标
3.学会模拟电路的分析方法 4.抓住高频电路的特征 5.学会工程近似
4
本课程的特点及学习方法
射频/微波的特点
射频(Radio Frequency)/微波(Microwave)
无线电频谱中占据某一特殊频段的电磁波。
电子线路
模拟电子线路
数字逻辑电路
高频电子线路
一种全集成CMOS数字电视调谐器射频前端
噪声 放 大 器 、 变频 混 频 器 、 变频 混频 器 等 模 块 ． 片 采 用 ０ １ Ｃ Ｓ工 艺 实 现 ， 试 结 果 表 明 ， ５ ￣ ８ ０ 上 下 芯 ． ８ ｍ ＭＯ 测 在 ０ ６ ＭＨｚ 频 率 范 围 内 ， 频 前 端 能 够 实 现 很 好 的输 入 阻 抗 匹 配 ， 且 总 的增 益 变 化 范 围达 到 ２ ｄ 其 中 ， 最 大 增 益 模 式 下 ， 压 增 益 射 并 ０ Ｂ． 在 电 为 十３ ｄ 单 边 带 噪声 系数 （Ｓ Ｆ 为 ９６ Ｂ 输 人 参 考 三 阶 交 调 点 （Ｉ３ 为 一１ｄ ｍ； 最 小 增 益 模 式 下 ， ３ Ｂ， ＳＢＮ ） ．ｄ ， ＩＰ ） ｌＢ 在 电压 增 益 为 十１ ｄ 单 边 带 噪 声 系 数 为 ２ ｄ 输 人 参 考 三 阶 交 调 点 为 ＋８ Ｂ ． 频前 端 电路 面 积 为 １ ０ ｍｍ ×０ ９ ｍｍ， 作 电 压 为 ４ Ｂ， ８ Ｂ， ｄｍ 射 ．４ ．８ 工
金黎明 倪熔华 廖友春 闵 昊 唐长文
（ １复 旦 大 学专 用 集 成 电路 与 系 统 国 家 重点 实 验 室 ，上 海 ２ １０ ） ０２ ３ （ ２上海 锐 协 微 电 子 科 技 有 限公 司 ，上 海 ２ ０ ３ ） ０ ４ ３
摘 要 ：设 计 了一 种 全 集 成 Ｃ ＭＯＳ 字 电视 调 谐 器 （ Ｖ ｔｎｒ 射频 前 端 电路 ． 电路 采 用 二 次 变频 低 中频 结 构 ， 成 了低 数 ＤＴ ｕ ｅ） 该 集
频和 二次变 频 ． 中一 次 变 频 方 式虽 然 结 构 相 对简 单 ， 其
１ 引 言
随 着数字技 术 的发展 ， 电视 地 面广播 的数字 化 已是 大 势所趋 ． 世界 各国纷纷 推 出适 合 自己国情 的数 字 电视 地 面广播 标准 ， 欧洲 的 ＤＶＢ Ｔ， 如 ． 日本 的 ＩＤＢ Ｔ， 国 Ｓ ． 美
射频电路
四、MC145106的内部结构与应用电路4.1 简述MC145106的芯片（即锁相环）内部包含有29或者210的基准分频器和相位检波器等。
它非常适合用在民用波段（CB ）无线电可满足多信道频率的需要。
一个使用单一晶体振荡器的基准频率、40频道的CB 收发机的频率合成器如下图所示。
其发射机频率范围为26.965～27.405MHz ，接收机频率范围为26.510～26.950MHz ，接收机的中频值为10.695MHz 和445MHz 。
4.2 CB 收发机频率合成电路图X 110.24M H zC 1C 2RO S C除2除2的9/10次方鉴相器L O O PF I L T E RV C O缓冲器混频器混频器缓冲器乘5拨动开关可编程分频器接收机第一级本振信号到接收机第二级混频器16.270-16.710M H z10.24M H z25.6M H z1.365-1.805M H z （发射）0.91-1.35M H z （接收）26.510-26.950M H z （接收）（发射）26.965-27.405M H z L DV D DR /T5.0K H zM C 1451061234567820N4.3 频率合成器工作原理根据图A 所示，图中方框内是MC145106的内部结构，引脚编号如图。
根据芯片的特性，其不能自己产生基准频率，因此电路设计中通过一个晶体振荡器X 1产生10.24MHz 的基准频率，使MC145106芯片内部的振荡器OSC 产生同大小的频率，再将基准频率经过2分频，从5脚输出5.12MHz 到5倍放大器，其内部继续进行分频选择。
当6脚接低电平，5.12MHz 经过29分频，输出5.0KHz 到芯片内部的鉴相器，与可编程分频器的输出频率f IN /N 相比较（N 为可编程分频倍数，可通过拨动开关手动控制），当f IN /N 小于基准频率时，7脚输出高电平，经过低通滤波，迫使压控振荡器VCO 产生频率，输出经过混频等电路到达可编程分频器，通过鉴相器继续进行比较，若f IN /N 仍小于基准频率，于是7脚仍输出高电平，同样的原理，迫使VCO 频率继续增加，直到f IN /N 等于基准频率，琐相环锁定，8脚输出“1”锁定信号，所需频率即合成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.1本振电路
1.1.1本振电路框图
框图如下图所示，时钟源部份，单片机控制部份、和本振电路部份三大块，由于有三级混频，本振电路必须提供三个本振频率，第一本振频率是可调的，第二、三本振频率则是固定的。
图1本振电路框图
1.1.2时钟源
时钟源分为外部参考时钟源和内部时钟源，当使用外部参考时钟源时，内部时钟源自动断开，外部时钟源主要的作用就是为了同步，一般是在双通道或多通道测向时需要采用。
外部时钟源的精度稳定度就无法控制。
不作双通道测向时，则主要是靠内部时钟源提供时钟基准。
内部时钟源采用高稳定度时钟，稳定度为10-9-10-7。
同时，也向外提供10MHz的时钟输出。
如下图：
图 2时钟源框图
1.1.3本振电路及噪声分析
接收机本振源采用了DDS+PLL混合合成的技术，如错误！未找到引用源。
所示。
图 3 接收机本振源原理
这个框图只是一个本振的大致框图，具体电路应该根据本方案的要求对电路作相应的改动，以适应要求。
由图可见，参考频率为10㎒，高速DDS根据需要产生所需要的信号，经过滤波器组初步滤除谐波杂散，送入后续的PLL做激励信号。
VCO产生的信号经过合适的分频与激励信号比较，锁定频率和相位。
接收机的相位噪声指标主要取决于本振相位噪声，这个方案其基础相位噪声为参考源相位噪声，而输出信号在此基础上有一定的恶化，恶化程度则主要取决于PLL本身的噪声+分频器分频系数带来的噪声恶化+DDS噪声恶化。
在选取低噪声的鉴频鉴相器和VCO器件后，系统的主要噪声恶化就取决于后两者。
分频器分频系数若为N，其带来的噪声恶化为20Log(N)，若M为DDS输出频率与参考频率
比，则DDS的噪声恶化等于20Log(M)。
如当M=0.5,N为50时，此时总噪声恶化约为30dB，若要实现本振输出达到-120dBc/Hz@10㎑的相位噪声指标，则要求参考信号源至少达到-150dBc/Hz@10㎑的相位噪声指标，采用恒温晶振制作的参考源即可满足要求。
采用DDS+PLL的方式，也保证了本振源频率切换时间足够迅速。
经测试切换时间约1㎳左右，完全满足快速扫频的要求。
问题在于切换时间1ms可能还不够，能否做到<0.5ms以内，越小越好，这对于提高整个接收机的扫描速度是很有好处的。
需要弄清楚的问题：（只有一个问题）
1.看懂上面的内容，把图3的框图变成具体的电路。
由于三个本振的频率不同，所以
三个本振电路可能会有差异？？？输出阻抗为50欧，输出功率为7dBm。
2.图2中的外部时钟和内部时钟的选择电路，要求是当有外部时钟信号进入时，自动
断开内部时钟而接入外部时钟，否则使用内部时钟，根据这个要求设计电路。
内部
标准时钟源为外购。
3.图2标明了参考时钟的输出，增加一个输出缓冲器，输出阻抗为50欧，输出功率
不低于3dBm.
4.图3中，控制器接到指令到VCO作出频率改变的稳态时间约1ms,能否弄清楚图3
中的那个环节对这1ms贡献最大？能否改善？如何改善？。
因为这个指标越小就意
味着扫描速度越快，能否提高到100us以内？（可能的措施：通过提高关键模块的
供电电压是不是可以加快其反应速度?）。