云无线接入网中CPRI协议的FPGA实现及性能测试全解
云无线接入网中CPRI协议的FPGA实现及性能测试.
发起公司：正在致力于协议本身的研究，如优化层次结构提高速率等 芯片厂商：正在致力于CPRI协议的芯片开发： 1. 只实现物理层的芯片有SCAN25100，实现8B/10B编解码、高速串并转 换。用户需与FPGA或CPU配合，完成高层功能 2. 使用专用ASIC芯片实现全部物理层链路层协议，商用芯片有PMC7830 、PMC7832等,面向用户提供应用层的接口 3. 完全由FPGA实现。物理层高速收发器已经集成到芯片。Xilinx公司的 Spartan，Virtex系列等都提供了CPRI的知识产权（IP）核。Altera的系 列也已经有很多款支持CPRI IP核的FPGA芯片。灵活性最高
备注：FPGA开发板为Altera Stratix IV GT系列
2020/8/20
11
SOPC设计
开发板
FPGA芯片
50Mhz主时钟
链路速率6.144Gbps
复位按钮
LED指示灯
NN(IICOOPSSU核 核)
JTAG接口
延时 测量 模块
嵌入式逻辑分析 仪
CPRI Master IP CORE
CPRI Slave IP CORE
2. CPRI （Common Public Radio Interface） 通用公共无线电接口 发起者：爱立信、华为、NEC、北电网络及西门子公司
OBSAI逐渐被淘汰，ZTE转投CPRI
2020/8/20
5
CPRI — What
功能层及帧结构：
2020/8/20
6
CPRI — So what
• 优点：抗非线性失真能力强，传输距离长的原因：
• 光纤通信系统容量遵从的摩尔定律 • 数字通信系统容易标准化（OBSAI、CPRI）
CPRI 标准进展及测试方案
TX equalization should be turned off.
10G Base-KR Electrical Characteristic Receiver Characteristic
10G Base-KR Electrical Characteristic Receiver Interference Tolerance Parameters
3
2
DP 1.1 (2.7 Gb)
DigRFv4/ M-PHY (2.5/ 2.9 Gb) WDM-PON (2.5 Gb)
UFS (2.5 Gb)
DDR3 (800MB-2.1 Gb) DigRFv4/ M-PHY (1.25/1.46 Gb) D-PHY (80M/ 1G) W-USB 1.0(480 Mb) DigRFv3 (312 Mb) W-USB 1.1(1Gb) WLAN-MIMO (248 Mb)
= 1.4 x 16.67 GHz = 23.3GHz The proper scope bandwidth requirement is 25 GHz
Transition Time Measurement
Rising and falling edge transition time should be measured at 20% and 80% level reference to steady state voltage
Page 25
KR Channel Testing with Tyco Board on a 3.125Gb/s XAUI Backplane
•XAUI at 3.125Gb/s •Four layers, each with differential transmit & receive pairs
用低成本FPGA实现低延迟变化的CPRI
用低成本FPGA实现低延迟变化的CPRI
无线TEM（电信设备创造商）正受到布署基站架构的压力，这就是用更小体积、更低功耗、更低创造成原来建立，部署和运营。
达到此目的的关键策略是从基站中分别出RF接收器和功率，用它们来挺直驱动各自的天线。
这称为拉远技术(RRH)。
通过基于SERDES的公共无线接口(CPRI)将基带数据传回到基站。
本文主要阐述特定的低延迟变幻的设计思想，在低成本上利用SERDES和CPRI IP（学问产权）核实现。
RRH的部署
从“Hotel”基站分别射率(RF)收发器和的优点已经写得无数了，1所示。
但最引人注目的是RRH在功耗、灵便部署、小的固定体积，以及囫囵低成本方面的优点。
图1 射频拉远技术(RRH)计划随着RRH从基站里簇拥出来，运营商必需确保能够校准无线头和hotel BTS之间的系统延时，由于延时信息是用于系统校准的，必需使囫囵往返行程延时最短。
随着级联的RRH，添加了每个RRH跳的变幻，因此这个要求相应增强，针对单程和往返行程，CPRI规范处理这些链路时序的精确性。
针对低延迟变幻的FPGA实现
图2展示了现有的在传统SERDES/PCS实现中的主要功能块，加亮的部分突出了引起延时变幻的主要部分（如例子中展示的RX路径）
图2 传统的CPRI接收器实现计划
延时变幻来自几个单元，诸如模拟SERDES和数字PCS规律，以及实际的软IP本身。
模拟SERDES有相对紧凑的时序；然而，字对齐和桥接FIFO是两个主要的引起大的延时变幻的缘由。
提出一个解决计划前，
第1页共3页。
一种基于FPGA的CPRI自适应解码系统及实现方法[发明专利]
![一种基于FPGA的CPRI自适应解码系统及实现方法[发明专利]](https://img.taocdn.com/s3/m/38723aa8fe4733687f21aa50.png)
专利名称：一种基于FPGA的CPRI自适应解码系统及实现方法专利类型：发明专利
发明人：安涛,高海源,陈伟峰,李斌,张晓峰
申请号：CN201711330382.4
申请日：20171213
公开号：CN107846417A
公开日：
20180327
专利内容由知识产权出版社提供
摘要：本发明公开了一种基于FPGA的CPRI自适应解码系统及实现方法。
系统包括SFP光模块和FPGA芯片，SFP光模块与FPGA连接。
SFP光模块将光信号转换为差分电信号，FPGA芯片完成对CPRI的数据恢复与解码。
FPGA芯片包括Transceiver模块、Frame_head模块和Descrambler模块，Transceiver模块与Frame_head模块连接，Frame_head模块与Descrambler模块连接。
本系统实现了同一厂家内部设备才能实现的CPRI解码功能。
所有数据及帧格式完全符合CPRI国际通用标准。
在基站数据处理控制单元、基站收发单元等各种CPRI设备中有广泛的应用价值。
申请人：天津光电通信技术有限公司
地址：300211 天津市河西区泰山路六号
国籍：CN
代理机构：天津中环专利商标代理有限公司
代理人：王凤英
更多信息请下载全文后查看。
数字光纤直放站中CPRI协议的FPGA实现_吴宝合
第34卷第1期2011年2月电子器件C h i n e s e J o u r n a l o f E l e c t r o nD e v i c e sV o l .34 N o .1F e b .2011收稿日期:2010-09-01 修改日期:2010-09-28I m p l e m e n t a t i o no f C P R I P r o t o c o l i nD i g i t a l F i b e r O p t i c R e p e a t e r o n F P G AW UB a o h e ,H U A N GS h i z h e n＊(C o l l e g e o f P h y s i c s a n dI n f o r m a t i o n E n g i n e e r i n g ,F u z h o u U n i v e r s i t y ,F u z h o u 350002,C h i n a )A b s t r a c t :I n o r d e r t o a c h i e v e t h e s p e c i f i c a r e a o f l o wc o s t ,t h e w i r e l e s s b a s e s t a t i o n c o n t r o l s e c t i o n a n d t h e R F p a r t a r e s e p e r a t e d .T h i s p a p e r i n t r o d u c e s t h e C o m m o n P u b l i c R a d i o I n t e r f a c e p r o t o c o l s p e c i f i c a t i o n .A n d t h i s a r t i c l e p r e s -e n t s a n i m p l e m e n t a t i o n s c h e m e o f C P R I p r o t o c o l b a s e d o nL A T T I C ES e m i c o n d u c t o r C o m p a n y 's F P G Ac h i p .H a r d -w a r e D e s c r i p t i o n L a n g u a g e s V e r i l o g H D L i s u s e d t o d e s i g n e a c h f u n c t i o n s m o d u l e .L A T T I C E S e m i c o n d u c t o r C o m p a -n y p r o v i d e s s o f t w a r e p l a t f o r mI s p L E V E RP r o j e c t N a v i g a t o r .A V RM C Ug i v e s a r e a l t i m e m o n i t o r t o d a t a t r a n s f e r .T h e d a t a f r o mt h e s i m u l a t i o n d a t a r e c e i v e r a n d s e r i a l p o r t ,i n d i c a t e t h e a c c u r a c y o f d a t a t r a n s m i s s i o n .T h e a d v a n t a g e s o ft h i s m e t h o d a r e l o wc o s t ,f l e x i b l e a n de x t e n d e d .T h e e f f e c t i v e n e s s a n d s t a b i l i t y o f t h i s m e t h o d h a s p r o v e nb y s o m e e x p e r i m e n t s .K e y w o r d s :f i b e r o p t i c r e p e a t e r ;C P R I p r o t o c o l ;F P G A ;A V RM C U E E A C C :4125;6150M d o i :10.3969/j .i s s n .1005-9490.2011.01.024数字光纤直放站中C P R I 协议的F P G A 实现吴宝合,黄世震＊(福州大学物理与信息工程学院福建省微电子集成电路重点实验室,福州350002)摘 要:为了实现对特定地区的低成本覆盖,将无线基站的控制部分和射频部分分离。
基于CPRI协议的光纤通讯设计与实现
２３ Ｐ Ｂ布 板 设 计 ． Ｃ
Ｐ Ｂ 板 设 计 要 特 别 注 意 信 号 完 整 性 问题 ， Ｃ布
尤 其 当系 统设 定 速 率 为２ ５ ． ｐ 高 速传 输 时 。 ４ ７６ ｓ Ｍｂ
Ｉ 状态监控 ｝
图３ 示 为 系 统 速 率 设 定 为 ２ ５ ．Ｍｂ ｓ 所 ４７ ６ ｐ ，未 注意
信 号完 整性 问题 的Ｐ Ｂ 板 设 计下 ，Ｔ Ｃ Ｋ时钟 Ｃ布 ＸＬ
表１ Ｔ Ｌ ＸＣ ＲＸＣＬ Ｋ与 串行 速 率 对 应 关 系
２ 电 子元 嚣 件 壶 硐 ８
２ １ ． Ｗ Ｗｅｄ ． ０１ Ｗ ． ａｎ ２ ｃ ｃ
第 １卷 ３
期 ２１ 第 ２ ０１ ２ 年月
错 尝
时开发 周期相 对也 较长 。 方 案 二 ： Ｆ Ｇ 与 Ｓ Ａ ２ １ ０相 结 合 。 Ｐ Ａ Ｃ Ｎ ５０
２２ 时钟 方 案 ．
采 用 输 出频 率为 ６ ．４ １ ＭＨｚ ４ 的有 源 晶振 为Ｆ — Ｐ
Ｇ 提 供系 统基 准时钟 （Ｌ ６ ） Ａ Ｃ Ｋ １，系统 所需 的其 他
关 注 建 网成 本 ，而 分 布式 基 站具 备低 成本 、高性 能 、快速 运 营等 特 性 ，能 够 大大 节省 运 营 商 的建
网与运 维成 本 。 因此分 布 式基 站成 为 当前 ３ Ｇ网络
基 带 处 理 单 元 ｆ Ｂ ） 和 射 频 拉 远 单 元 Ｕ Ｂ ｆＲＵ Ｒ １之 间可 以通 过 一条 或 多条Ｃ Ｒ 数 据链 路来 ＰＩ 连 接 ， 每 条 Ｃ Ｒ 数 据 链 路 支 持 ６ ４４ ｐ 、 ＰＩ １ ．Ｍｂ ｓ
０ 引 言
基于CPRI协议的FPGA高速数据传输模块设计与实现_王艳秋
基于 CPRI 协议的 FPGA 高速数据传输模块设计与实现
王艳秋 1，李旭 2，高锦春 1，唐碧华 1，张洪光 1
（1. 北京邮电大学电子工程学院，北京 100876；2. 中国电信信息化部，北京 100032）
摘 要：随着通信技术不断发展，CPRI 协议作为无线基站的接口规范逐步完善，可支持的数据速率不断提高。本课题基于“新
IO2.x 协议规范数据传输速率可 达 6.25Gbps， 主 要 针 对 嵌 入 式 系统内部互连的高速数据传输。
2 高速数据传输模块设 计与 FPGA 实现
2.1 数据传输协议栈
图 2 Ir 接口系统连接示意图 Fig2 Ir interface system link diagram
位机进行存储
2）PCI Express PCI Express 是目前高速数据传输技术中最具优势的技术， 数据传输速率可达 10GB/s。主要应用于板卡间高速大容量数据 传输，基于 PCIE 协议的传输板卡采用统一的接口标准，需要驱 动支持。PCI Express 的高速数据传输性能在计算机主板，显卡 和高速数据采集卡中广泛使用。 3）快速 I/O 传输（Rapid I/O Transport） Rapid IO 是基于数据包交换的传输协议，包括并行 Rapid IO 和串行 Rapid IO 两种。Rapid IO 协议由逻辑层，物理层和传输层 组成，主要是提供嵌入式系统内部互连的数据传输，通过 Rapid IO 交换芯片实现，支持芯片到芯片，板到板之间的通讯。Rapid
在实际的基带设备中，基带设备需要将用户数据向其上层 的控制设备上报，以便完成对用户数据的处理。为验证本课题 中 Ir 接口对用户 IQ（In-phase Quadrature）数据的处理功能。需 要将基站设备中 CPRI 核解析出的 IQ 数据，实时高速传输至上
数字直放站中CPRI协议的FPGA实现
数字直放站中CPRI协议的FPGA实现0 引言随着移动通信的发展。
通信网络覆盖范围已经成为衡量通信网络运行的重要标准，直接影响着运营商的经济效益。
而直放站的发展应用，已成为提高运营商网络质量，解决网络盲区或弱区问题，增强网络覆盖的主要手段之一。
一个基站可以与几个直放站相连，可以组成链状、星型、树型等灵活的拓扑结构，使基站的覆盖范围大大增加。
同时，既节省空间，又降低成本，提高了组网的效率。
但由于传统模拟直放站设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，无法实现基站和直放站之间更有效的互通，从而限制了两者之间控制和数据的可靠传输。
2003年6年，由包括爱立信、华为、NEC、北电网络及西门子5大集团合力制定了CPRI(Common Public Radio Interface)接口。
该组织成立的主要目的是制定这个接口的标准协议，从而使该接口成为一个公共的可用的指标。
开放的CPRI接口为3G基站产品和2G 数字直放站在增加效益，提高灵活性方面提供了便利。
1 CPRI协议概述CPRI规范定义了物理层和链路层两层协议，能实现数字基带IQ信号传输时分复用，其协议结构图如图1所示。
物理层用千兆以太网的标准，传输的数据采用8 B／10 B编解码，通过光模块串行发送，为达到所要求的灵活度和成本效益，线路比特速率有614．4 Mb／s，1228.8 Mb／s和2 457．6 Mb／s三种。
链路层定义了一个同步的帧结构。
帧结构包括基本帧和超帧，每个基本帧的帧频为3．84 MHz，包括16个时隙，根据线路比特率的不同，每个时隙的大小分别为1 B。
2 B，4 B。
其中第一个时隙为控制时隙，其余15个时隙为I／O 数据时隙，用来传送I／O数据流。
超帧则由256个基本帧构成，256个基本帧的控制时隙共同构成超帧的控制结构(如图2所示)，同时，定义了快速C／M通道(以太网)和慢速C／M通道(HDLC)，用于传送控制类和管理类的数据，可以对直放站进行维护。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
列也已经有很多款支持CPRI IP核的FPGA芯片。灵活性最高
2018/10/23
7
汇报提纲
1、研究背景及现状 2、系统设计与实现
201FPGA的CPRI IP核的基础上，设 计一个完整的Master – Slave收发通信系统，并进
行实验，以验证CPRI协议在BBU-RRH传输系统中
• 基站间干扰更加严重 • 资源利用率低，资本支出及运营支出大
→ 提出C-RAN架构
→ 移动通信接入网升级困难
2018/10/23
2
C-RAN架构 — What
内容：尽可能地将基带处理资源集中在一起，形成一个基带资源池并对处理资 源进行统一管理与动态分配，提升资将基带处理资源集中源利用率，降低电能
云无线接入网中CPRI协议的FPGA实现 和性能测试
上海交通大学电子信息与电气工程学院 区域光纤通信网与新型光通信系统国家重点实验室 015034910015 朱庆明 工作基础 from 李隆胜
汇报提纲
1、研究背景及现状 2、系统设计与实现
2018/10/23
1
C-RAN架构 — Why
无线接入网现状： 不断增长的数据流量需求 → 需要建设更多网络基础设施（接入点、基站） →
2018/10/23
15
谢谢！
延时 测量 模块
PLL延时测量参 考时钟源
300MHz采样时 钟源
JTAG接口 CPRI Slave IP CORE
从设备初 始化控制 及数据产 生模块
嵌入式逻辑分析 仪
2018/10/23
12
部分实验结果
示波器测量信号传输波形
2018/10/23
13
实验结论
• 仿真结果验证了该FPGA系统支持CPRI的数字传输系统的所有 功能，表明系统原理的正确性以及设计的可行性 • 但实际由于FPGA开发板的限制，无法实现实际传输
应用的可行性。
2018/10/23
9
开发平台及工具
Altera Quartus: FPGA系统的设计 Qsys：SOPC（可编程片上系统） 的硬件配置工具 Eclipse： 设计SOPC的软件 Modelsim：仿真工具
2018/10/23
10
实验系统结构
预期实验结构框图：
实际实验结构框图：
即只做电上B-t-B传输实验，以验证所设计 的CPRI系统的正确性与可行性
通用公共无线电接口
发起者：爱立信、华为、NEC、北电网络及西门子公司
OBSAI逐渐被淘汰，ZTE转投CPRI
2018/10/23
5
CPRI — What
功能层及帧结构：
2018/10/23
6
CPRI — So what
最新版本6.0，最高速率9.8304Gbps 发起公司：正在致力于协议本身的研究，如优化层次结构提高速率等 芯片厂商：正在致力于CPRI协议的芯片开发： 1. 只实现物理层的芯片有SCAN25100，实现8B/10B编解码、高速串并转 换。用户需与FPGA或CPU配合，完成高层功能 2. 使用专用ASIC芯片实现全部物理层链路层协议，商用芯片有PMC7830 、PMC7832等,面向用户提供应用层的接口 3. 完全由FPGA实现。物理层高速收发器已经集成到芯片。Xilinx公司的 Spartan，Virtex系列等都提供了CPRI的知识产权（IP）核。Altera的系
备注：FPGA开发板为Altera Stratix IV GT系列
2018/10/23 11
SOPC设计
开发板 FPGA芯片
50Mhz主时钟
链路速率6.144Gbps
复位按钮 主设备初 始化控制 及数据产 生模块
CPRI Master IP CORE
PLL高速收发机 参考时钟源
LED指示灯
NIOS核 NIOS核 (CPU)
2018/10/23
14
参考文献
[1]姜大洁,何丽峰,刘宇超,谢芳,杨宁,胡臻平.5G：趋势、挑战和愿景[J].电信网技术.2013-9-9:21. [2]China Mobile Research Institute, C-RAN The Road Towards Green RAN [M], White Paper, Version 2.5 (Oct, 2011):15. [3] Chih-Lin I, Corbett Rowell, Shuangfeng Han, Zhikun Xu, Gang Li, and Zhengang Pan, Toward Green and Soft: A 5G Perspective [J], IEEE Communications Magazine. February 2014:68. [4]Salem Bindhaiq, Abu Sahmah M. Supa'at, Nadiatulhuda Zulkifli, Abu Bakar Mohammad, Redhwan Q. Shaddad, Mohamed A. Elmagzoub, Ahmad Faisal, Recent development on time and wavelength-division multiplexed passive optical network (TWDM-PON) for next-generation passive optical network stage2 (NG-PON2) [J]. Optical Switching and Networking. 2014:64. [5] Yao CHUN-HUI, Cheng XIN.Research of CPRI Protocol Based on High-Speed Fiber Link[C].International Conference on Information Technology and Computer Science.2010. [6] Ericsson AB, Huawei Technologies Co. Ltd, NEC Corporation, Alcatel Lucent, and Nokia Siemens Networks GmbH & Co. KG. Common Public Radio Interface (CPRI) Interface Specification V4.2[M]. 2010-09-29. [7] Altera Inc. CPRI MegaCore Function User Guide[M]. San Jose.2013. [8]张国强. CPRI接口模块的硬件设计与实现[D].北京.2013:4. [9]王艳秋.基于CPRI协议的FPGA高速数据接口模块设计与实现[D].北京.2014. [10] 吴宝合,黄世震. 数字光纤直放站中CPRI协议的FPGA实现[J].电子器件.2011年2月34卷:103. [11] Oliveira R S, Frances C R L, Costa J, et al. Analysis of the cost-effective digital radio over fiber system in the NGPON2 context[C]//Telecommunications Network Strategy and Planning Symposium (Networks), 2014 16th International. IEEE, 2014: 1-6. [12]郭超, 潘红艳. 基于决策树的 TD-LTE 基站规划方法研究[J]. 移动通信, 2014, 22: 007. [13]Cheng L, Liu C, Zhu M, et al. Optical CoMP transmission in millimeter-wave small cells for mobile fronthaul[C]//Optical Fiber Communication Conference. Optical Society of America, 2014: W2A. 43. [14]Wake D, Nkansah A, Gomes N J. Radio over fiber link design for next generation wireless systems [J]. Lightwave Technology, Journal of, 2010, 28(16): 2456-2464. [15]Beas J, Castanon G, Aldaya I, Aragon-Zavala A. Millimeter Wave Frequency Radio Over Fiber Systems: A survey, IEEE Communications surveys & tutorials, 2013, 15(4): 1593 -1618. [16]Hall T J, Maldonado-Basilio R, Abdul-Majid S, et al. Radio-over-Fibre access for sustainable Digital Cities[J]. annals of telecommunications-annales des telecommunications, 2013, 68(1-2): 3-21. [1]姜大洁,何丽峰,刘宇超,谢芳,杨宁,胡臻平 .5G：趋势、挑战和愿景[J].电信网技术.2013-9-9:21.
• 缺点：易受到光纤色散、互调失真等非线性效应的影响，传输距离短
2. Digital RoF
• 优点：抗非线性失真能力强，传输距离长
• 缺点：需要带宽大
选择Digital RoF的原因：
• 光纤通信系统容量遵从的摩尔定律
• 数字通信系统容易标准化（OBSAI、CPRI）
2018/10/23 4
Digital RoF 标准发展