经典中的经典 以太网电接口采用UTP设计的EMC设计指导书
ethcat标准定义书籍
ethcat标准定义书籍关于"ethcat"标准定义的书籍，目前市面上并没有特定的书籍专门介绍该标准。
"ethcat"可能是一个特定领域或者特定公司内部使用的术语，没有被广泛公开定义或记录。
然而，如果你想了解有关以太网（Ethernet）标准的书籍，我可以向你推荐一些经典的参考书籍，这些书籍可以帮助你深入了解以太网的原理、协议和应用。
以下是一些值得阅读的书籍：1. 《Ethernet: The Definitive Guide》（作者: Charles E. Spurgeon）这本书是一本广受好评的以太网指南，涵盖了以太网的基础知识、协议、设备和网络管理等方面的内容。
2. 《Ethernet Networks: Design, Implementation, Operation, Management》（作者: Gilbert Held）这本书提供了关于以太网网络设计、实施、运维和管理的全面指南，适合那些希望深入了解以太网网络的读者。
3. 《Ethernet: The Definitive Guide (O'Reilly Media)》（作者: Charles E. Spurgeon）这本书是另一本以太网指南，由O'Reilly Media出版，涵盖了以太网的基础知识、协议和应用。
4. 《Ethernet Switches: An Introduction to Network Design with Switches》（作者: Charles E. Spurgeon）这本书专注于以太网交换机的设计和网络架构，适合对以太网交换机感兴趣的读者。
这些书籍将为你提供以太网的全面了解，从而更好地理解和应用以太网技术。
请根据自己的需求选择适合的书籍进行阅读。
EMC及按规设计教材
13
EMI滤波前后的波形比较
2020/10/2
14
EMI滤波器主要说明
1、EMI滤波器的主要技术参数有：额定电压、额定电流、漏 电流、测试电压、绝缘电阻、直流电阻、使用温度范围、 工作温升Tr、插入损耗AdB、外形尺寸、重量等。上述参 数中最重要的是插入损耗（亦称插入衰减），它是评价电 磁干扰滤波器性能优劣的主要指标。 插入损耗（AdB）是频率的函数，用dB表示。设电磁 干扰滤波器插入前后传输到负载上的噪声功率分别为P1、 P2,有公式： AdB=10lg(P1/P2) (1)
2、假定负载阻抗在插入前后始终保持不变，则P1=V12/Z， P2=V2 2/Z。式中V1是噪声源直接加到负载上的电压，V2 是在噪声源与负载之间插入电磁干扰滤波器后负载上的噪 声电压，且V2<<V1.代入（1）式中得到： AdB=20lg(V1/V2) (2)
2020/10/2
15
计算EMI滤波器对地漏电流
2020/10/2
20
高频电源EMC电磁兼容性2
高频电源变压器产生电磁干扰的主要原因还有磁芯之间的 吸力和绕组导线之间的斥力。这些力的变化频率与高频电 源变压器的工作频率一致。因此，工作频率为100kHz左 右的高频电源变压器，没有特殊原因是不会产生20kHz以 下音频噪声的。既然提出10W以下单片开关电源的音频噪 声频率，约为10kHz～20kHz，一定有其原因。由于没有 画出噪声频谱图，具体原因说不清楚，但是由高频电源变 压器本身产生的可能性不大，没有必要采用玻璃珠胶合剂 粘合磁芯。至于采用这种粘合工艺可将音频噪声降低5dB， 请给出实例与数据以及对噪声原因的详细说明，才会令人 可信。
形成了EMI（electromagnetic interference）骚扰源。从已发表的 开关电源论文可知，在开关电源中主要存在的干扰形式是传导干 扰和近场辐射干扰，传导干扰还会注入电网，干扰接入电网的其 他设备。
emc设计方案
emc设计方案EMC（Electromagnetic Compatibility），即电磁兼容性，是指电子设备在同一环境中能够正常工作，而不会对周围其他设备产生干扰或被其他设备干扰的能力。
EMC设计方案是为了确保电子产品在电磁环境中的性能和稳定性而进行的设计。
首先，EMC设计方案需要充分了解产品的工作环境以及与其它设备的电磁相互作用。
通过对电磁场的测试和分析，可以确定产品所处的电磁环境特点，找出可能存在的问题和风险。
基于这些信息，可以制定合理的EMC设计方案。
其次，EMC设计方案需要采取适当的电磁屏蔽措施。
在设计产品时，应考虑到电子元件的布局、线路的走向以及适当的接地和屏蔽措施。
例如，可以通过合理设计线路布局，减小电磁辐射的可能性；采用屏蔽材料和屏蔽技术，减少电磁泄露和外部电磁干扰；增加滤波器和抑制器，阻止干扰信号的入侵。
同时，EMC设计方案还需要进行严格的电磁兼容性测试。
通过对产品进行各种电磁兼容性测试，可以评估产品的电磁兼容性，发现潜在的问题和故障，并及时采取改进措施。
常见的测试项目包括辐射测试、传导测试、抗扰度测试等。
只有通过了这些测试，产品才能够获得相应的认证和合格证书。
最后，EMC设计方案还需要考虑到产品的可维护性和可升级性。
在设计产品时，应考虑到后期维护和升级时可能对EMC 性能带来的影响。
例如，在设计产品外壳时，应预留适当的空间和接口，方便后期更换或升级EMC相关部件，提高产品的可维护性和可升级性。
综上所述，EMC设计方案是确保产品在电磁环境中正常工作的关键。
通过充分了解产品工作环境、采取电磁屏蔽措施、进行严格的测试以及考虑产品的可维护性和可升级性，可以有效保证产品的电磁兼容性，提高产品的稳定性和可靠性，减少产品在电磁环境中产生的干扰和受到的干扰。
这样不仅有助于提升产品竞争力，还有助于维护整个电子设备的正常运行和电磁环境的安全。
电子工程师EMC设计手册
电子工程师EMC设计手册EMI / EMC设计秘籍——电子产品设计工程师必备手册目录一、EMC工程师必须具备的八大技能二、EMC常用元件三、EMI/EMC设计经典85问四、EMC专用名词大全五、产品内部的EMC设计技巧六、电磁干扰的屏蔽方法七、电磁兼容(EMC)设计如何融入产品研发流程.一、EMC工程师必须具备的八大技能EMC工程师需要具备那些技能？从企业产品需要进行设计、整改认证的过程看，EMC工程师必须具备以下八大技能：1、EMC的基本测试项目以及测试过程掌握；2、产品对应EMC的标准掌握；3、产品的EMC整改定位思路掌握；4、产品的各种认证流程掌握；5、产品的硬件硬件知识，对电路（主控、接口）了解；6、EMC设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用掌握；7、产品结构屏蔽设计技能掌握；8、对EMC设计如何介入产品各个研发阶段流程掌握。
二、EMC常用元件介绍共模电感由于EMC所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力元件之一！这里就给大家简单介绍一下共模电感的原理以及使用情况。
共模电感是一个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感具有抑制作用，而对于差模信号呈现出很小的漏电感几乎不起作用。
原理是流过共模电流时磁环中的磁通相互叠加，从而具有相当大的电感量，对共模电流起到抑制作用，而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电流可以无衰减地通过。
因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对线路正常传输的差模信号无影响。
共模电感在制作时应满足以下要求：1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝间不发生击穿短路。
2）当线圈流过瞬时大电流时，磁芯不要出现饱和。
3）线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。
以太网通信接口电路设计规范
以太网通信接口电路设计规范1.通信标准选择：以太网通信接口电路设计应符合IEEE802.3标准，并根据具体应用场景选择适当的以太网标准，如10BASE-T、100BASE-TX或1000BASE-T。
2.电路布局设计：以太网通信接口电路布局应遵循信号完整性原则，电源和地线应分开布局，采用合适的终端电阻和衰减器以减少信号反射和串扰。
电路板上的噪声源应尽量避开关键信号传输路径。
3.信号线设计：以太网通信接口电路应采用高速差分信号线传输数据，信号线的长度应尽量短，保持相同长度以减小信号延迟和失真。
信号线的阻抗应匹配传输线特性阻抗以确保信号传输的完整性。
4.EMI设计：以太网通信接口电路应采取合适的电磁干扰（EMI）抑制措施，如添加滤波器、电源线柔性涂层和屏蔽罩等，以减少电磁辐射和敏感器件对外界电磁干扰的敏感性。
5.電源设计：以太网通信接口电路设计应确保电源电压稳定，并避免电源波动和噪声对接口电路的干扰。
为了提高系统的稳定性和抗干扰能力，可以采用分离式电源或添加稳压电路等措施。
6.技术参数要求：以太网通信接口电路的设计应满足相关技术参数的要求，如传输速率、最大传输距离、带宽等。
设计人员应仔细考虑电路组件的选型和参数设置，确保在实际应用中能够稳定可靠地工作。
7.抗干扰性能测试：以太网通信接口电路设计完成后，应进行抗干扰性能测试，包括共模噪声、差模噪声和电磁干扰等方面的测试，以确保接口电路可以在复杂的工作环境中正常工作。
8.安全性设计：以太网通信接口电路应考虑安全性设计，包括对传输数据的加密和解密、身份验证、访问控制等安全措施的支持。
总之，以太网通信接口电路设计规范旨在确保以太网通信接口电路的稳定性、可靠性和安全性。
设计人员应根据具体应用需求和相关标准要求，合理选择电路布局、信号线设计和EMI抑制等方面的措施，并通过测试和验证确保接口电路的性能符合预期。
以太网接口电路POE接口电路设计
以太网接口电路POE接口电路设计1.接口类型：以太网接口有多种类型，包括RJ45、光纤和同轴电缆等。
根据需要选择合适的接口类型，并设计相应的电路。
2. 数据传输速率：根据以太网标准，常见的数据传输速率有10Mbps、100Mbps和1Gbps等。
根据所需的传输速率，设计相应的电路来支持高速数据传输。
3.接口保护：以太网接口通常需要提供过电流和过压保护，以防止外部干扰对电路的损害。
设计接口保护电路以确保接口的可靠性和稳定性。
4.电磁兼容性：以太网接口电路应具有良好的电磁兼容性，以减少干扰对其产生的影响。
采取适当的屏蔽和滤波措施，设计电路以提高电磁兼容性。
5.信号质量：以太网接口电路应确保传输的信号质量，以避免数据包的丢失或错误。
设计电路时，要考虑信号的传输特性，并采取合适的措施提高信号的质量。
在实际的以太网接口电路设计中，可以参考以下设计流程：1.确定接口要求：根据应用需求，确定接口的类型、传输速率和其他相关要求。
2.选择器件：根据接口要求选择合适的接口芯片和其他相关电子器件。
选择的器件应具有良好的性能和可靠性。
3.电路设计：根据器件的规格和接口要求进行电路设计。
根据接口的类型和传输速率，设计相应的电路，并包括接口保护和信号调整等功能。
4.PCB布局：根据电路设计完成PCB板的布局。
合理布局电路和元器件，以减少信号干扰和电磁辐射。
5.仿真和优化：通过电磁仿真软件对设计的电路进行仿真，分析信号的传输特性和性能。
优化电路设计，以提高接口的性能和可靠性。
6.制造和测试：根据最终设计完成PCB板的制造，并进行电路的测试和调试。
确保接口的正常工作和符合要求。
7.验证和认证：对设计的接口电路进行验证和认证。
验证电路是否满足接口标准和相关要求，并进行必要的调整和改进。
POE（Power over Ethernet）接口电路用于在以太网中同时传输数据和电力。
在设计POE接口电路时，需要考虑以下几个方面：1.电力需求：根据所需供电设备的功率需求，确定传输的电力范围。
EMC测试指导书
EMC测试指导书编写人员:杨继明工号:0807252M修订记录目录（报告完成后请更新）1概述 (5)1.1 试件名称、型号、版本及工作电压和电流 (5)1.2 测试性质 (5)1.3 采用标准、采用依据及测试项目列表 (5)1.4 辅助设备列表 (6)1.5 测试人员、参试人员 (6)1.6 测试部门、地点、时间 (6)2受试设备配置 (6)2.1 实物配置框图 (6)2.2 工作状态 (7)2.3 测试组网 (7)2.4 结构描述 (7)2.5 单板配置 (7)2.6 接口及接口电缆配置 (7)2.7 抗扰度说明 (8)2.7.1 监控信息 (8)2.7.2 抗扰度判据 (8)3总结和评价 (8)3.1 测试充分性评价 (8)3.2 测试差异说明 (8)3.3 测试项目通过清单 (9)3.4 问题及相关对策 (9)3.4.1 问题描述 (9)3.4.2 对策描述 (10)4测试内容 (10)4.1 电磁骚扰测试 (10)4.1.1 测试任务1——辐射骚扰测试（RE） (10)4.1.2 测试任务2—传导骚扰测试（CE） (13)4.1.3 测试任务3——谐波电流骚扰测试(Harmonic) (16)4.1.4 测试任务4 ——电压波动与闪烁测试(Fluctuations and flicker) (17)4.2 电磁抗扰度测试 (18)4.2.1 测试任务1——射频电磁场辐射抗扰度测试(RS) (18)4.2.2 测试任务2——传导骚扰抗扰度测试(CS) (19)4.2.3 测试任务3——电快速瞬变脉冲群抗扰度测试(EFT/B) (21)4.2.4 测试任务4——静电放电抗扰度测试(ESD) (22)4.2.5 测试任务5——电压跌落、短时中断与电压缓变抗扰度测试（DIP/interruption 〕 (24)4.2.6 测试任务6——浪涌抗扰度测试(SURGE) (25)4.2.7 测试任务7——工频磁场抗扰度测试(PMS) (29)附录一：相关测试仪器信息 (32)附录二：测试仪器不确定度： (34)附录三：骚扰测试曲线和数据： (35)附录四：测试布置照片： .............................................................................. 错误！未定义书签。
电路板的EMC设计指南.
PCB的EMC设计指南_____________________________________________________________________________________艾默生网络能源有限公司修订信息表目录前言 (5)目的 (7)范围 (7)引用/参考标准或资料 (7)名词解释 (7)指南简介 (7)指南内容 (7)第一部分层的设置 (8)1.1 弱信号单板的合理层数 (8)1.2 电源层、地层、信号层的相对位置 (8)1.3 强信号单板的合理层数 (13)第二部分布线 (14)2.1 布线基本规则 (14)2.2 串扰 (22)2.3 优选布线层 (24)2.4 阻抗控制 (25)2.5 跨分割区及开槽的处理 (26)第三部分地回路设计 (32)3.1 地的分割与汇接 (32)3.2 接地的含义 (32)3.3 接地的目的 (32)3.4 基本的接地方式 (32)3.5 地线回路导致的电磁干扰 (33)3.6 接地和信号回路（涡流除外） (34)3.7 浮地 (34)3.8 关于接地方式的一般选取原则 (34)3.9 单板接地方式 (34)第四部分典型电路的PCB设计 (36)4.1 概述 (36)4.2 功率主电路的PCB EMC布局原则 (36)4.3 PFC电路的布局 (41)4.4 单端正激电路 (42)4.5 单端反激电路 (47)4.6 非隔离电路（正激） (48)4.7 双正激电路 (48)4.8 全桥电路 (51)4.9 半桥逆变电路 (53)第五部分电源EMI滤波器的PCB设计 (56)5.1 概述 (56)5.2 EMI滤波器的基本结构 (56)5.3 布局考虑 (56)5.4 布线考虑 (58)第六部分传输线 (60)6.1 概述： (60)6.2 传输线模型 (60)6.3 传输线的种类 (60)6.3.2 带状线（Stripline） (60)6.3.3 嵌入式微带线 (61)6.4 传输线的反射 (62)6.5 微带线与带状线的比较 (64)前言近几年，EMC问题在我们的产品开发过程中越来越突出，为了保证产品高可靠性、较短的开发周期、有竞争力的价格，我们必需在产品开发前期就把EMC问题解决好。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
�以太网电接口采用UTP设计的EMC设计指导书一、UTP（非屏蔽网线）的介绍非屏蔽网线由两根具有绝缘保护层的铜导线组成，两根绝缘铜导线按照一定密度绞在一起，每一根导线在传输中辐射的电波会与另外一根的抵消，这样可降低信号的干扰程度。
用来衡量UTP的主要指标有：1、衰减：就是沿链路的信号损失度量。
2、近端串扰：测量一条UTP链路对另一条的影响。
3、直流电阻。
4、衰减串扰比（ACR）。
5、电缆特性。
二、10/100/1000BASE-T以太网电接口原理图设计10/100/1000BASE-T以太网口电路按照连接器的种类网口电路可以分为：网口变压器集成在连接器里的网口电路和网口变压器不集成在连接器里的网口电路。
1、网口变压器未集成在连接器里的网口电路原理图网口电路主要包括PHY芯片，网口变压器，网口连接器三部分，图中左侧的八个49.9Ω的电阻是差分线上的终端匹配电阻，其阻值的大小由差分线的特性阻抗决定，当变压器内的线圈匝数发生变化时，其阻值也跟随变化，保证两者的阻抗匹配。
由电容组成的差模、共模滤波器可以增强EMC性能。
在线圈的中心抽头处接的电容可以有效的改善电路的抗EMC性能，合理的选择电容值可以使电路的EMC做到最优。
电路的右侧四个75Ω的电阻是电路的共模阻抗。
2、网口变压器集成在连接器里的网口电路原理图网口电路主要包括PHY芯片，网口连接器两部分，网口变压器部分集成在接口内部，同样左侧的49.9Ω的电阻阻值也是由变压器的匝数及差分线的特性阻抗决定的。
中间的电容组成共模、差模滤波器，滤除共模及差模噪声。
75Ω的共模电阻也集成在网口连接器的内部。
3、网口指示灯电路原理图带指示灯的以太网口电路原理图与不带指示灯灯的大致相同，只是多出指示灯的驱动电路。
注意点：1）、两个匹配电阻是否需要根据PHY层芯片决定，如有的PHY层芯片内部集成匹配电阻就不需要。
匹配电阻是接地还是接电源也是由PHY芯片决定，一般接电源。
2）、芯片侧中间抽头需要通过磁珠串接电源，并且注意每一路接一个磁珠，并通过电容0.01-0.1uf接数字地。
3）、点灯部分电路，link和ACT灯走线要加磁珠处理，同时供电电源也要加磁珠处理。
但所有显示驱动灯的电源可以共用一个磁珠。
4）、变压器与连接器部分的匹配电阻75欧姆和50欧姆精度可以放低到5％。
但有功率要求，建议选用1/10W的电阻，具体见后面器件选型。
但注意由于工艺要求阻排不能够放在单板反面，因此不要换成阻排。
三、带滤波的10/100BaseT以太网口电路原理图保证以太网的EMC性能，降低共模EMI，增强抗扰度，有必要在网口添加滤波电路。
上图中采用共模呃流圈ST7078进行共模滤波。
ST7078内部集成四个线圈，对共模呈现高阻，而对差模信号阻抗很小，采用ST7078不仅保证了EMC性能，而且对差模信号影响较小，因此基本不会影响信号质量。
四、带滤波的1000BaseT以太网口电路原理图图中采用MURATA的共模呃流圈作为共模滤波器件，该器件对差模阻抗很小，对信号质量影响也很小。
五、10/100/1000BASE-T以太网电接口PCB布局、布线1、网口变压器没有集成在连接器里的网口电路PCB布局、布线规则需要注意下面几点：1）、变压器与RJ45之间，PHY层芯片与变压器之间的距离应控制在1inch 内。
当布局条件限制时，应优先保证变压器与RJ45之间的距离在1inch内。
2）、器件布局按照信号流向放置，切勿绕来绕去。
3）、变压器下方的地平面要分割，分割线宽度不小于100MIL，网口变压器放置在GND和PGND的分隔线上。
4）、每对差分走线都要控制走线长度一致，同时注意控制阻抗为50欧姆。
5）、注意PHY层芯片的的数字地和模拟地统一，数字电源和模拟电源使用磁珠进行隔离。
同时要与变压器配合。
注意PHY芯片的电源滤波，按照芯片要求设计。
6）、网口指示灯的电源线3.3V或者2.5V来自于电源平面，要对它们使用磁珠和电容进行退耦；指示灯驱动线要靠近PHY串连电阻，并在进入I/O区域之前进行电容滤波。
这样防止噪声通过指示灯电源线耦合到差分线对区域。
7）、指示灯电源线和驱动信号线要靠近走线，尽量减小环路面积。
8）、指示灯线和差分线对要进行必要的隔离，两者要保证距离足够远，如果必要使用GND平面进行隔离。
9）、注意网口变压器芯片侧中心抽头对地的滤波电容要尽量靠近变压器管脚，保证引线最短，分布电感最小。
10）、用于连接GND和PGND的0欧姆电阻或者电容要放置在地分割线上。
11）、PHY芯片的模拟电源不要占用大面积平面，从局部铜皮通过走线、磁珠、走线拉到变压器芯片侧中心抽头上。
12）、PHY芯片与变压器之间已经没有VDD，将PHY芯片与变压器之间的平面层区域定义为GND，这样可以切断来自VDD平面的噪声途径。
图8网口变压器和连接器之间区域电源平面的处理13）、沿单板PCB的边缘（不用包住PGND，见图8）每隔250mil打一个接地过孔，这些过孔排可以切断单板噪声向外辐射的途径，减小对PGND静地的影响。
14）、单板的PGND、GND通过镙孔和结构相连接，保证系统地电位的统一。
15）、保证电源平面和地平面之间的良好退耦（低阻），电源平面最好和地平面相邻。
16）、和电源平面相邻的信号线不要超出电源平面的投影区域。
17）、要保证和电源平面相邻的信号线的回流路径的完整性，否则就要改变平面的形状，使得信号线处在平面层内，回流路径的不完整会带来严重的EMC 问题。
18）、推荐把所有的高速信号线、I/O线、差分线对优先靠近地平面走线，如果无法实现才以电源平面作为参考平面。
19）、差分线要远离其它信号线，放置其它信号线把噪声耦合到差分线上。
20）、为了减小差分信号的噪声，数字信号线或电源要远离模拟信号线或电源。
21）、电源的去耦和旁路是十分重要的，它们可以为信号提供一个低阻抗通路，减小电源和地平面间的谐振。
电容可以起到去耦和旁路的作用，但要保证退耦和旁路电容由电容、走线、过孔、焊盘组成的环路的面积尽量小，保证引线电感尽量小，见下图所示：图9退耦电容的环路面积从上图可见，最右边的情况有最小的环路面积。
图10变压器中心抽头共模电容的布局、步线示意图从上图可见，左边的布局中，电容要通过长线连接到平面上，存在很大的引线电感；而右边的布局中，退耦电容连线很短，保证了低引线电感的要求。
2、采用一体化连接器的网口电路PCB布局、布线规则下面只针对不同点进行描述。
1)网口变压器是隔离器件，用于切断共模，因为已经被集成在连接器里，所以地平面不再进行分割处理。
2)一体化连接器的外壳应该连接到连续的地平面上。
不要在连接器下面创建机架地。
3)单板周围每隔250mil打接地过孔，将单板噪声屏蔽在板内。
3、其它的布局、布线建议1)电源、地平面的布局我们一直建议电源和地平面相邻，一些对价格敏感的单板可能并不能做到。
下面的建议可以一定程度上减小电源的阻抗。
电源层power2并没有与地平面相邻，对地阻抗可能较大，如果退耦不合理就会带来EMC问题。
而且，如果POWER2层被同时分成多个电压区域，跨这些区域的信号线就会因为回流路径不连续产生较大的环路面积，从而导致出现EMC问题。
如果我们在inner4层和bottom层进行地填充，就可以一定程度的降低电源的阻抗，为信号线创造低阻抗通路。
2)差分线对布局、布线要求差分线对以差分形式存在，具有很强的共模抑制能力，但是如果布局布线不当，差模就可以转化为共模，带来共模噪声。
因此对差分线的处理要注意：1差分线对间的距离要保持一致，大约等于线宽。
2差分线的特征阻抗要控制在100欧姆±10％。
3建议在内层走线，并尽量和地平面相邻。
4保持差分线对的对称，任何不对称都会造成差模向共模的转变。
3)差分信号终端电阻、滤波电容的布局、布线49.9欧姆的终端电阻（有的PHY可能没有）必须靠近PHY芯片的TX和RX管脚放置，两个终端电阻的中间必须和地以尽可能短的连线相连。
如下图所示：图13终端电阻、滤波电容布局、布线示意图如上图所示：右侧的两个4.7PF电容对于高频噪声具有良好的抑制能力，但是只有保证了电容引线的低电感，才能起到应由的作用。
两个滤波电容必须良好对称，保证平衡，否则差模可能转成共模，带来共模噪声。
使用中还要注意，电容的取值不能太大，太大的电容会影响信号的质量甚至功能。
另外，这两个4～7PF的电容可以通过平面来产生，大家知道，平面电容的分布电感是十分低的，在与地平面相邻的信号层无走线区域打一块补丁，就可以产生一个高性能电容。
见下图：图14利用PCB构造滤波电容4）选择高共模抑制能力的变压器变压器的共模抑制能力可以降低差模向共模的转变，但是在变压器的datasheet里一般并不会列出EMC测试范围内的共模抑制性能。
这样给变压器的选择带来困难。
1、一般选择在线路侧有共模呃流圈的变压器。
2、使用支持自协商的变压器可能会降低共模抑制能力，这种变压器的收、发对称，而且收、发线圈的中心抽头连接在一起。
5）变压器线路侧的共模电阻和高压电容变压器线路侧的75欧姆电阻和高压电容为UTP电缆提供了共模通路，在布局、布线时注意：1、把这些共模电阻靠近变压器中心抽头放置。
2、电阻和电容的连接要使用短而粗的走线（10～15mil）。
按照变压器结构的不同，主要可以分为下面两种情况：图15共模电阻和高压电容连接图1图16共模电阻和高压电容连接图2对于图15的情况，推荐电阻的值取75欧姆，但这样做的前提是保证机架地是静地。
对于图15的情况，推荐电阻的值取0欧姆。
6）改变差分线号的传输波形某些PHY芯片可以通过设置特定管脚内部的寄存器改变信号的上升、下降沿。
一定程度的减缓信号的上升沿（或下降沿）可以一定长度的减少EMI。