16选1多多路数据选择器设计
数据选择器的电路原理与功能
数据选择器的电路原理与功能数据选择器是一种常见的数字电路，用于选择多个输入信号中的一个或几个输出信号。
在现代电子设备中广泛使用的数据选择器通常实现在集成电路中，能够高效地选择信号，并将其传递给后续电路进行处理。
本文将详细介绍数据选择器的电路原理和功能。
一、数据选择器的电路原理数据选择器的基本电路原理是利用控制信号来控制多个开关的状态。
这些开关将输入信号连接到输出信号线上。
具体来说，当控制信号S0和S1的状态为00时，开关连接到A输入信号，输出为A；当控制信号状态为01时，开关连接到B输入信号，输出为B；当控制信号状态为10时，开关连接到C输入信号，输出为C；当控制信号状态为11时，开关连接到D输入信号，输出为D。
在基本电路中，选择开关采用逻辑门的形式实现。
具体来说，当控制信号S0和S1的状态发生改变时，选择开关将信号切换到不同的输入信号线上，从而改变输出信号。
二、数据选择器的功能1.多路选择：数据选择器可以选择多个输入信号中的一个或几个输出信号。
通过控制信号的不同状态，可以选择不同的输入信号作为输出信号。
这种多路选择的功能在数字电子设备中经常遇到，例如在计算机的数据通路中，根据控制信号选择不同的寄存器、缓冲器或处理器。
2.数据交换：数据选择器可以用于数据交换的应用。
例如，在计算机系统中，数据选择器可用于选择来自不同源的数据的输出，以便将数据传递给正确的目的地。
数据选择器还可以用于实现多路复用器和分配器等电路，使得多个信号可以通过一个信道进行传输。
3.逻辑运算：数据选择器可以通过逻辑运算来实现更复杂的功能。
例如，可以使用与门和非门实现与非逻辑功能，进一步扩展数据选择器的功能。
通过适当选择和操作输入信号，可以实现逻辑运算和条件控制，以满足不同的应用需求。
4.减少电路复杂度：数据选择器可以减少电路的复杂度和成本。
通过使用数据选择器，可以将多个输入信号连接到一个输出信号上，而不需要为每个输入信号都提供一个独立的电路。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
课程设计报告：16选1选择器---数字逻辑课程设计
课程设计报告课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业网络工程班级 1102 学号 21 姓名张宏磊指导教师刘洞波陈华光陈多2012年 12月 27日课程设计任务书课程名称数字逻辑课程设计课题任务一 16选1选择器设计课题任务二 JK触发器的设计专业班级网络工程学生姓名 1102 学号 21 指导老师刘洞波邓作杰陈多审批任务书下达日期： 2012年 12月 27日任务完成日期：2013年 01月 11日目录一、16选1选择器的功能...................................1．函数真值表.............................................2．函数电路图.............................................3．函数表达式.............................................二、详细设计..............................................1．创建项目................................................ 2．VHDL文本设计语言输入...................................3．编译功能界面............................................4．编译成功................................................5. 打开波形编辑器窗口.......................................6.对应结点查找..............................................7.综合编译形成网表..........................................三、程序功能调试............................................1．进入波形仿真功能.........................................2．给定输入信号.............................................3．进行时序仿真.............................................4．生成波形图...............................................四、心得体会...............................................------------------------------------------------------------------一、JK触发器的主要功能....................................1．特性方程................................................ 2．真植表.................................................. 3．函数逻辑电路图..........................................二、详细设计................................................. 1．创建项目..........................................2．输入文本语言程序进行编译................................. 3．编译成功，选择波形编辑器功能............................. 4．进行仿真设置............................................. 5．查找对应结点............................................ 6．形成综合后网表...........................................三、程序功能调试............................................ 1．给定输入................................................. 2．进入波形仿真............................................. 3．形成仿真波形.............................................四、心得体会................................................五、附录................................................... 1．16选1选择器设计源代码.................................. 2．JK触发器设计源代码...................................... 3．参考书目................................................ 4．课程设计评分表..........................................一、16选1选择器的主要功能数据选择器是常用的组合逻辑部件之一。
多路数据选择器
基于FPGA的多路数据采集器的设计李庭武李本印（陇东学院电气工程学院，甘肃庆阳745000）摘要：数据采集是从一个或多个信号获取对象的过程，它是计算机与外部物理世界连接的桥梁，尤其在恶劣的数据采集环境中得到广泛应用。
本课题主要研究利用FPGA把采集到的八路模拟信号电压分别转换成数字信号，在数码管上实时显示电压值，并且与计算机运行的软件示波器连接，实现电压数据的发送和接收功能。
关键词：FPGA；模数转换；数码显示管；键盘；设计Design of multi-channel data terminal Based on FPGALi Tingwu Li Benyin(Electrical Engineering College, Longdong University, Qingyang 745000, Gansu, China)Abstract: Data acquisition is a process that access to the object from the one or more signal, it is the bridge between the computer and the external physical world, and especially widely applied in data acquisition in harsh environment . This essay mainly studies on the usage of FPGA to collect the eight analog signals that are converted to digital voltage signal, digital tube display real-time voltage value. Connecting with the computer running software oscilloscope so that to realize the voltage data sending and receiving function.Keywords: FPGA; analog-to-digital converting chip; digital display tube; keyboard; design0 引言20世纪以来，数字信号处理技术已逐渐渗透到通信、家电、军事等各个应用领域。
16数据选择器.
19.03.2019
2
3.4
数据选择器
在多路数据传送过程中，能够根据需要 将其中任意一路挑选出来的电路，叫做数据 选择器，也称为多路选择器,其作用相当于多 路开关。
常见的数据选择器有四选一、八选一、
十六选一电路。
19.03.2019
3
3.4.1
数据选择器的工作原理
以四选一数据选择器为例。 (1) 四选一数据选择器的逻辑电路图 Y ( A , A ) S ( m D m D m D m D ) 1 0 0 0 1 1 2 2 3 3 输出端
地址 输入端
数据 输入端
19.03.2019
控制 输入端
四选一数据选择器电路
4
图3-18
Y ( A , A ) S ( m D m D m D m D ) 1 0 0 0 1 1 2 2 3 3
(2)四选一数据选择器的功能表 输入 S A1 A0 0 1 1 1 1
19.03.2019
19.03.2019
8
输出需适当处理（该例接或门）
仿真
19.03.2019
扩展位 接 A3 =1时，片Ⅰ禁止，片Ⅱ工作 图3-20 用74LS151 构成十六选一数据选择器 控制端 A3 =0时，片Ⅰ工作，片Ⅱ禁止
9
2． 实现组合逻辑函数 组合逻辑函数 8选 1
F ( A , B , C ) m ( i 0 ~ 7 ) i
Y (A ,A ,A ) m 2 1 0 iD i
i 0
7
4选 1
Y(A ,A m 1 0) iD i
i 0
3
比较可知，表达式中都有最小项mi，利用数 据选择器可以实现各种组合逻辑函数。
多路选择器有哪些
多路选择器有哪些
多路选择器的分类
多路选择器也称数据选择器。
常见分类有4选1数据选择器、8选1数据选择器（型号为74151、74LS151、74251、74LS152）、16选1数据选择器（可以用两片74151连接起来构成）等之分。
多路选择器还包括总线的多路选择，模拟信号的多路选择等，另外相应的器件也有不同的特性和使用方法。
多路选择器的4选1原理图
图所示的是四选一多路选择器的原理图。
图中的D0、D1、D2、D3是四个数据输入端，Y为输出端，A1、A0是地址输入端。
从表中可见，利用指定A1A0的代码，能够从D0、D1、D2、D3这四个输入数据中选出任何一个并送到输出端。
因此，用数据选择器可以实现数据的多路分时传送。
此外，多路选择器还广泛用于产生任意一种组合逻辑函数。
如果把A1、A0视为两个输入逻辑变量，同时把D0、D1、D2和D3取为第三个输入逻辑变量A2的不同状态（即A2、/A2、1或0），便可产生所需要的任何一种三变量A2、A1、A0的组合逻辑函数。
可见，利用具有n 位地址输入的多路选择器可以产生任何一种输入变量数不大于n +1的组合逻。
实验四(多通道数据分时传送系统)
实验四、多通道数据分时传送系统2012019090013 李旭冬一、设计思路：多通道数据分时传送系统原理是，通过数据选择器将并行数据分时一一送出，再通过数据分配器(用译码器实现)将接收到的串行数据分配到其各个相应的输出端口，从而恢复原来的并行数据．数据分配器选用74x154，为4～16线译码器，数据选择器选用74x151，为8选1数据选择器。
74hc154功能表：输入输出G1G2D C B A Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q15 0000000111111111111111 0000011011111111111111 0000001101111111111111 0000011110111111111111 0001001111011111111111 0001011111101111111111 0001101111110111111111 0001111111111011111111 0010001111111101111111 0010011111111110111111 0010101111111111011111 0010111111111111101111 0011001111111111110111 0011011111111111111011 74hc151 功能表：输入输出En_L S2S1S0Y Y_L1X X X010000D0D0'0001D1D1'0010D2D2'0011D3D3'0100D4D4'0101D5D5'0110D6D6'0111D7D7'由于74hc154为4~16译码器，故需要两片74ls151,级联成16~1多路复用器。
故多通道数据分时传送系统真值表为：（令并行数据为D0,D1，D2，D3，D4，D5，D6，D7，D8，D9，D10，D11，D12，D13，D14，D15)输入输出D C B A Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q150000D0000000000000000 00010D100000000000000 001000D20000000000000 0011000D3000000000000 01000000D400000000000 010100000D50000000000 0110000000D6000000000 01110000000D700000000 100000000000D80000000 1001000000000D9000000 10100000000000D1000000 101100000000000D110000 1100000000000000D12000 11010000000000000D1300 111000000000000000D140 1111000000000000000D15二、电路图：三、Verilog 仿真：1.仿真代码：`timescale 1ns / 1psmodule system(En,X,Choose,Q );input [0:15] X;input [3:0] Choose;input En;output [0:15] Q;reg [0:15] Q;initial begin Q=16'b0;end always @(*)beginif(En)for(i=0;i<16;i=i+1)if(i==Choose) Q[i]=X[i];else Q[i]=1'b0;else Q=16'b0;endendmodule2.测试代码：`timescale 1ns / 1psmodule lll;reg En;reg [0:15] X;reg [3:0] Choose;wire [0:15] Q;system uut (.En(En),.X(X),.Choose(Choose),.Q(Q));initial beginEn = 1;X = 16'b1010101011;Choose = 0;repeat(20)#5 Choose=(Choose+1'b1)%16; En=0;#200;endendmodule 3.波形：。
数据选择器及应用
数据选择器及应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的法二、原理说明数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。
图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
图8-2-3－1 4选1数据选择器示意图图8-2-3－2 74LS151引脚排列表8-2-31 74LS151功能表输入输出A2 A1 A0 Q1 × × × 0 10 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D71.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1）多路开关被禁止。
1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。
如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。
2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图8-2-3－3，功能如表8-2-3－2。
、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA实验报告
课程名称EDA 实验项目16选1多多路数据选择
器设计物电学院班姓名
同组实验者指导老师
1.实验目的
1.掌握组合逻辑电路的设计方法；
2.熟悉并行信号赋值语句；
2. 实验条件
1.输入：拨码开关；
2.输去：发光二极管；
芯片：epm7128slc84-15；
3. 实验内容
1.设计并实现16选1数据选择；
4.实验原理
EN=1时，关闭导通。
EN=0时，工作正常。
2.VHDL程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY AAA IS
PORT(SEL:IN STD_LOGIC_VECTOR(3 DOWNTO 0); DATA:IN STD_LOGIC_VECTOR(15 DOWNTO 0); EN:IN STD_LOGIC;
OUTPUT:OUT STD_LOGIC);
END ENTITY AAA;
ARCHITECTURE MIH OF AAA IS
SIGNAL OUTTEN:STD_LOGIC;
BEGIN
OUTTEN<=DATA(0) WHEN SEL="0000" ELSE
DATA(1) WHEN SEL="0001" ELSE
DATA(2) WHEN SEL="0010" ELSE
DATA(3) WHEN SEL="0011" ELSE
DATA(4) WHEN SEL="0100" ELSE
DATA(5) WHEN SEL="0101" ELSE
DATA(6) WHEN SEL="0110" ELSE
DATA(7) WHEN SEL="0111" ELSE
DATA(8) WHEN SEL="1000" ELSE
DATA(9) WHEN SEL="1001" ELSE
DATA(10) WHEN SEL="1010" ELSE
DATA(11) WHEN SEL="1011" ELSE
DATA(12) WHEN SEL="1100" ELSE
DATA(13) WHEN SEL="1101" ELSE
DATA(14) WHEN SEL="1110" ELSE
DATA(15) WHEN SEL="1111" ELSE
'0';
WITH EN SELECT
OUTPUT<=OUTTEN WHEN '0',
'Z' WHEN OTHERS;
END ARCHITECTURE MIH;
5 .实验结果
1.锁定管脚
2.仿真结果。