2009多核计算01-04多核发展

多核计算
01-04课多核发展 01-04课多核发展
陈天洲，施青松，胡威 {tzchen, zjsqs, ehu}@ 2009年11月25日，玉泉校区曹西101
课程简介
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
教师
陈天洲、施青松、胡威
{tzchen, zjsqs, ehu}@
双核心处理器
在一块CPU基板上集成两个处理器核心 通过并行总线将各处理器核心连接起来
是CMP(Chip Multi Processors，单芯片多处理器)中最 基本、最简单、最容易实现的一种类型 RISC处理器领域
双核心甚至多核心都早已经实现
/fatlab
从486开始采用，32位
IA-64：英特尔推出的64位CPU，采用EPIC指令体系 x86-64：AMD公司，兼容于x86-32架构 RISC
Reduced Instruction Set Computing，精简指令集
/fatlab
EPIC
Explicitly Parallel Instruction Computing，显性并行指令计算 集成RISC和VLIW各自的优势技术 指令字长为128位，包含三个40位的指令和一个8位的模板代码
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
多核体系结构
多核
片上多处理器CMP（Chip Multiprocessor） 在一块硅晶片上，集成多个计算核心 每个计算核心都是一个完整而独立的计算单体 核之间通过特定的硅晶片内通信方式互连
例如总线、共享缓存
考虑多个处理核之间的功能分工、通信方式、存储层次和制造工艺 等约束
什么是超线程技术？
通过在硬件上的微小改变
增加独立的一套指令指针、寄存器别名表、返回栈指针、高级编程中断 控制器等一些硬件投入
利用特殊的硬件指令 从软件和操作系统的角度来看,单处理器CPU表现为两个或更多的逻 辑CPU
逻辑CPU间采用共享的Cache、总线等重要 资源，从而能保持较低的成 本增加
/fatlab
CPU功耗增长
CPU可以煎蛋？
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
双核处理器的发展
高端的RISC处理器中
在上个世纪末，HP和IBM已经提出双核处理器的可行性设计，成功推出 了拥有双内核的HP PA8800和IBM Power4处理器 Sun在2003年10月微处理器论坛中，发表双核心UltraSPARCⅣ处理器
密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度 更高、功能更复杂的电路设计。
制造工艺
180nm 130nm 90nm （中国） 65nm 45nm（2007年） 32nm（2008年） 22nm（2009年）
/fatlab
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
CPU的主要性能指标－ CPU的主要性能指标－指令集 的主要性能指标
每款CPU指令系统不一样
兼容机是基本一样 Intel，AMD都是IA32架构 有各自的微架构
指令的强弱不同 指令集可分为复杂指令集和精简指令集两部分
计算机专业会学习这两种指令集汇编
/fatlab
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
课件、工具、录像、代码、 课件、工具、录像、代码、答疑
资源网站
ftp://
仅限校内 随着课程更新

多核的功耗
低功耗已经成为与面积和性能同等重要的设计目标 多核从一定程度上缓解了单核处理器功耗过高的问题
只能在不影响芯片工作频率的情况下相对地降低单个核心的功耗
/fatlab
多核处理器结构
浙 江 大 学 软 硬 件 协 同 设lab
当运行单线程应用软件时，超线程技术甚至会降低系统性 能，尤其在多线程操作系统运行单线程软件时容易出现问 题
室
验
实
计
设
同
协
件
硬
软
学
大
江
浙
/fatlab
多核出现的背景（续） 多核出现的背景（
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
多核平衡设计
Cache设计
使用多级Cache来缓解处理器和主存之间的速度差距 独立的Cache
芯片面积较大、功耗较高 一致性问题
共享Cache Cache
/fatlab
一定程度上的带宽争用
带宽
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
超线程技术
超线程：Hyper-Threading Technology
/fatlab
逻辑的、虚拟的 双处理器 同时执行2个线程 性能提升
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
/fatlab
扩张指令集
多媒体、复数、压缩、编解码、矢量运算 Intel的MMX、SSE、 SSE2、SEE3 AMD的3DNow!
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
CPU内核和I/O工作电压 CPU内核和I/O工作电压 内核和I/O
缓解了带宽压力
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
多核软件设计
优化操作系统任务调度算法
全局队列调度和局部队列调度
多核的中断处理
多核的各处理器间需通过中断方式进行通信 同步与互斥机制
/fatlab
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
多核核间通信
核间通信机制
多核CPU 的各个核心之间需要数据共享与同步
片上高效通信机制主要有两种
通过连接核心的总线进行通信
共享的二级或三级Cache 通过连接核心的总线进行通信 简单、通信速度高 可扩展性较差
/fatlab
基于片上的互连结构
每个CPU核心具有独立的处理单元和Cache，各核心通过交叉开关或片上网 络等方式连接在一起，各CPU核心间通过消息通信 可扩展性好，数据带宽有保证 硬件结构复杂，软件改动较大
目前多核进入X86领域
Intel和AMD相继推出自己的双核心处理器
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
超线程技术与双核心技术的区别
很多普通用户可能分不清楚超线程技术与双核心技术。例如，开启了 超线程技术的Pentium 4 530与Pentium D 530在操作系统中都同 样被识别为两颗处理器 它们究竟是不是一样的呢？这个问题确实具有迷惑性 从最简单的方面讲
一般用于服务器
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
CPU的主要性能指标－ CPU的主要性能指标－处理器指令体系 的主要性能指标
CISC
Complex Instruction Set Computing，复杂指令集
IA-32：（IA，Intel Architecture）英特尔体系架构
/fatlab
功耗降低，致使发热量减少，运行温度不过高的CPU可以与系统更好的 配合 降低电压是CPU主频提高的重要因素之一
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
封装与制造工艺
制造工艺的微米是指IC内电路与电路之间的距离。 高密集度是趋势
CPU的主要性能指标－ CPU的主要性能指标－缓存 的主要性能指标
内存是非常慢的期间，需要缓存（cache）加速 L1 Cache(一级缓存)
CPU第一层高速缓存 可分为数据缓存和指令缓存
/fatlab
L2 Cache(二级缓存) L3 Cache(三级缓存)
均为fatlab成员
/fatlab
/fatlab
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
参考资料
多核计算与程序设计，周伟明， 多核计算与程序设计，周伟明，华中科技大学出版社 多核程序设计，陈天洲等，清华大学出版社， 2007 多核程序设计，陈天洲等，清华大学出版社， 年8月 月 多核程序设计技术-通过软件多线程提升性能 通过软件多线程提升性能,电子工 多核程序设计技术 通过软件多线程提升性能 电子工 业出版社,2007年3月 业出版社 年 月
x86平台
AMD和Intel在2004年公布了各自的双核计划 AMD率先在服务器和工作站领域引入双核架构 Intel率先在台式机领域引入双核技术！
/fatlab
室
验
实
计
设
同
协
件
硬
软
学
大
江
浙
/fatlab
/fatlab
CPU的位和字长
字长
CPU在单位时间内(同一时间)能一次处理的二进制数的位数 目前主流是32位，也有64、128位
字节和字长的区别
8位称为一个字节 字长的长度是不固定的 对于不同的CPU、字长的长度也不一样
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
/fatlab
CMP最早出现在1991年的Datawave结构中
设计可并行的处理器来解决视频处理中的大量数据计算
根据处理器中各个核类型的不同，多核芯片可以分为
同构多核体系（Homogeneous CMP） 异构多核体系（Heterogeneous CMP）
多核技术指标
浙 江 大 学 软 硬 件 协 同 设 计 实 验 室
CPU的主要性能指标 CPU的主要性能指标
前端总线(FSB)
总线频率，CPU与内存直接数据交换速度 数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率 前端总线的速度指的是数据传输的速度
FSB已经被放弃！
目前是QPI，网状结构 FSB一般只有1.6G，QPI可以到25G FBS是总线，QPI是点对点，实际不是总线，无需原来的总线仲裁