ch5

第五章 时序逻辑电路
王莹 博士 Wangying@ 北京邮电大学电信工程学院
1
本章内容
概述 同步时序逻辑电路的分析 常用时序电路的设计 一般时序逻辑电路的设计方法
2
5.1 概述
时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决 于当时的输入信号，还与电路的原状态有关。 时序电路的特点：（1）含有具有记忆元件（最常 用的是触发器）。（2）具有反馈通道。
5.2.1 常用时序电路简介
常用时序电路包括寄存器、移位寄存器、计数器等。
1．寄存器
由多位触发器构成，用来寄存多位二进制信息。 各个触发器由统一的时钟控制，在时钟信号的控制下， 把需要寄存的信息同时存入寄存器。在没有时钟有效边 沿时，可以使用已经存入的信息。
2．移位寄存器
具有寄存和移位两重功能。有4种工作方式：串入串 出、并入并出、串入并出、并入串出。
(4)通过输出方程和状态方程，可以得到状态转移表及状 态转移图：
米里型电路
13
(5)根据状态转移表和状态转移图对电路进行分析：
0/0 00 1/0 01
0/1
1/1
1/0
0/0
11
1/0 0/0
10
图5.2.3 图5.2.2的状态转移图
可以看出，是可控计数器，输入为0时为加计数，且 状态到11时输出为1；输入为1时为减计数状态为00时输 出为1。
为便于扩展逻辑功能和增加使用的灵活性，在移位寄存 器集成电路上有的又附加了左、右移控制、数据并行输入、 保持、异步臵零(复位)等功能。
25
2．环形计数器
可用移位寄存器构成，这时要求移位寄存器有M个状态，分别 和M个输入脉冲相对应，并且在这M个状态中不断地循环， 这样的移位寄存器就可以作为模值为M的计数器使用。 对于反馈移位寄存器的分析，一般只要关心输入级的反馈信号 是如何获得的即可。 反馈信号是： FF
22
例如，在4个时钟周期内输入代码依次为1011，而移位寄存 器的初始状态为Q0Q1Q2Q3＝0000，那么在移位脉冲(也就 是触发器的时钟脉冲)的作用下，移位寄存器里代码的移动 情况将如表5.2.4所示。
23
D1
1
O
0
1
1
t
4个CP后，串行输入的4位代 码全部移入了移位寄存器中，同 时在4个触发器的输出端得到了并 行输出的代码。 因此，利用移位寄存器可以实现 代码的串行—并行转换。 如果首先将4位数据并行臵入移 位寄存器的4个触发器中，然后连 续加入4个移位脉冲，则移位寄存 器里的4位代码将从串行输出端 Q3依次送出，从而实现了数据的 并行—串行转换。
20
5.2.4移位寄存器及其应用电路的分析
1．移位寄存器的构成
具有存储代码及移位功能。所谓移位功能，是指寄存器里存储 的代码能在移位脉冲的作用下依次左移或右移。因此，移位寄存器不 但可以用来寄存代码，还可以用来实现数据的串行—并行转换、数值 的运算以及数据处理等。
并行输出 Q1
FF1 FF2
Q0
Q2
5
时序逻辑电路的分类
按照其时钟工作方式：
同步时序电路：使用同一个时钟源，即所有触发器的翻转都受同一个时钟 的控制，所有的触发器都是同步工作的。 异步时序电路：也有时钟控制，但不是每个触发器的时钟来自同一个时钟 源。即不是所有的触发器翻转和系统时钟源同步，而在时间上有差异。
根据输出信号的特点：
米里(Mealy)型：输出信号不仅取决于存储电路的状态，而且还取决于输 入变量。 即： n n n Zi gi ( X 0 , X1 ,......X n1 , Q0 , Q1 ,...... k 1 ) ; (i 0...... 1) Q m 摩尔（Moore）型：输出信号仅仅取决于存储电路的状态。 即：
17
(5)分析逻辑功能： 分析计数器是要确定（1）计数的模值；（2）计数时 使用的编码；（3）计数的方式（加计数或减计数等）。 根据状态转移图，这个计数器是模值等于8的二进制加 法计数器，计数状态是从000—111。计数满8个数时，输出 Z等于1，相当于逢8进1的进位输出。 用JK触发器构成的同步二进制加法计数器的组成是有规 律可循的。若触发器的数目是k，计数的模值为2k。触发器 各级之间的连接关系为： J K 1 0 0
n n n n n n n n 1 n 1
1 Q1 Q2 Q1 Q1 Q2
n n n n
Q0
1 Q0 Q1 Q0 Q0 Q1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 1 0 1 1 0 0
1 1 0 0 1 1 1 1
8
3．计数器
通过电路的状态来反映输入脉冲数目。 计数器的模值M：一个计数器可以计数的最大值。 按计数模值分类： (1)二进制计数器 (2)十进制计数器 (3)任意进制计数器 按计数值变化的方式分类： (1)加法计数器 (2)减法计数器 (3)可逆计数器 按时钟控制方式分类： (1)同步计数器 (2)异步计数器
i i 0 1 n1 0 1 k 1
状态方程：触发器的输出方程，S＝h(输入信号，现在状态) 即：Q n1 h ( X , X ,......X , Q n , Q n ,...... n ) (i 0......k 1) Q
i i 0 1 n1 0 1 k 1
输出方程：Z＝g(输入信号，现在状态) 即： n n n Zi gi ( X 0 , X1 ,......X n1 , Q0 , Q1 ,...... k 1 ) Q
9
5.2.2
同步时序逻辑电路的分析方法
分析：从已知的时序电路逻辑图，得出电路的逻辑功能。 三组方程式：激励方程、状态方程和输出方程。 为了形象直观：状态表（或状态移换表）状态图（或状态 转移图）。 不同点：状态图圆圈内的状态和状态名相对应，状态转移图 圆圈内的状态与状态的二进制代码相对应。
000 /1 111 /1 110 101 100 /0 001 /0 010 /0 011 /0
1 0 1 1 1 0 1 1
(3)作状态转移表和状态转移图。
19
4
(4)分析和说明。
计数器是在5种状态中进行循环，是 模值等于5的五进制计数器。 计数状态不是二进制的递增或递减， 属于任意编码计数器的范畴。
0
7
3
6
1
5
2
图5.2.7 例5.2.3的状态转移图
对于任意进制计数器，需要分析计数器是否可以自启动。对于这类 计数器，计数的模值一般总是比2k小(k是触发器的数目)，有若干状 态不在计数循环内。 自启动就是要求计数器不管由于什么原因进入了这些不使用状态， 也能够在经过几个周期的时钟后，重新进入正常的计数循环。
J i K i Q0 Q1 Qi 1
n n
n
若是二进制减法计数器，则连接关系是： J 0 K0 1
J i K i Q0 Q1 Qi 1
n n
n
18
[例5.2.3] 分析图5.2.6所示的同步计数器
FF0
FF1
FF2
1J >C1 1K
Q0
1J >C1 1K
没有输入 逻辑变量
/0
/0
图5.2.1 状态转移图
10
同步时序电路的分析步骤：
(1) 写出每个触发器的输入激励方程； (2) 写出时序电路的输出方程； (3)由激励方程和触发器的特征方程，写出触发器的下一状 态方程； (4)由触发器的状态方程和时序电路的输出方程，作出电路 的状态转移表和状态转移图，并分析电路的逻辑功能；
D1 A Q0 Q1
(5.2.1)
Q0 n1 D0 Q0 (2) 得到电路的状态方程： n1 Q1 D1 A Q0 Q1
(5.2.2)
(3) 写出输出方程：
Y AQ0Q1 AQ0 Q1 AQ0Q1 AQ0 Q1
(5.2.3)
12
CP
O
Q0
t
O
Q1
t
O
Q2
t
O
Q3
t
O
t
图5.2.9 图5.2.8电路的电压波形
24
JK触发器组成的4位移位寄存器
并 Q0 串行 D I 输入
FF0
1
行 Q1
FF1 FF2
输 Q2
FF3
出 Q3 1J >C1 1K 串行 输出
1J >C1 1K
1J >C1 1K
1J >C1 1K
移位 CP 脉冲 图5.2.10 用JK触发器构成的移位寄存器
(i 0......m 1)
Q 状态S是k个触发器状态的集合，即 S {Q0 n , Q1n ,...... k 1n }
4
பைடு நூலகம்：串行加法器
ai bi c i-1
Σ
Si ci
CI CO
Q
1D C1< CP
Q
图5.1.2 串行加法器
串行加法器电路包含了两个组成部分，一部分是全加器Σ， 另一部分是由D触发器构成的存储电路。全加器完成ai、 bi和ci-1三个数的相加运算，D触发器记录每次相加后的进 位结果，供高一位运算使用。
Zi gi (Q0 , Q1 ,...... k 1 ) ; Q
n n n
(i 0...... 1) m
6
通常，将状态方程和输出方程 结合在一起用矩阵的形式表示， 构成同步时序电路的状态表， 以就是说，状态表是用来表示 下一状态及输出与电路的输入 和现在状态的关系的表格。
7
5.2
同步时序逻辑电路的分析
FF3