数电EDA课程设计智力竞赛抢答器
eda抢答器课程设计
eda抢答器课程设计一、课程目标知识目标：1. 学生能够理解EDA（电子设计自动化）的基本概念，掌握抢答器的设计原理；2. 学生能够运用所学知识，设计并实现一个简易的抢答器系统；3. 学生能够了解并掌握抢答器电路中各个元器件的功能及相互关系。
技能目标：1. 学生能够运用EDA软件进行电路设计，提高实践操作能力；2. 学生能够通过小组合作，提高团队协作能力和沟通能力；3. 学生能够运用所学知识解决实际问题，培养创新意识和动手能力。
情感态度价值观目标：1. 学生通过本课程的学习，培养对电子技术的兴趣，激发学习热情；2. 学生在小组合作中，学会尊重他人意见，培养团结协作的精神；3. 学生在课程实践中，认识到科技对生活的影响，增强社会责任感和创新意识。
课程性质：本课程为实践性较强的电子技术课程，旨在培养学生的动手能力和创新精神。
学生特点：学生处于初中或高中阶段，具有一定的电子技术基础和动手能力，对新鲜事物充满好奇心。
教学要求：教师需引导学生通过小组合作，运用所学知识设计并实现抢答器，注重培养学生的实践能力和团队协作精神。
在教学过程中，关注学生的个体差异，鼓励学生提问、思考，提高学生的自主学习和创新能力。
通过课程目标的分解，使学生在实践中达到预期的学习成果，为后续的教学设计和评估提供依据。
二、教学内容本课程教学内容围绕以下三个方面进行组织：1. 理论知识：- 电子设计自动化（EDA）基本概念与原理；- 抢答器的工作原理及电路设计；- 抢答器电路中各个元器件的功能及选型。
教学内容关联教材章节：第二章 电子设计自动化基础、第三章 电路设计与仿真。
2. 实践操作：- EDA软件的使用方法与操作技巧；- 抢答器电路图的绘制与仿真；- 抢答器硬件电路的搭建与调试。
教学内容关联教材章节：第四章 EDA工具使用、第五章 实践操作。
3. 小组合作与创新：- 学生分组进行抢答器设计，分工合作，共同完成项目；- 学生在实践过程中，培养团队协作、沟通能力；- 学生针对实际问题进行创新设计，提高创新意识。
智力竞赛抢答器EDA课设
燕山大学EDA课程设计报告一、设计题目：智力竞赛抢答器二、设计要求：1 .五人参赛每人一个按钮，主持人一个按钮，按下就开始；2 .每人一个发光二极管，抢中者灯亮；3 .有人抢答时，喇叭响两秒钟；4 .答题时限为10秒钟，从有人抢答开始，用数码管倒计时间，0,9,8…1，0；倒计时到0的时候，喇叭发出两秒声响。
三、设计内容：1．设计方案：主持人控制总开关，主持人置高电平后，系统进入准备工作。
有人抢答时，相应的二极管发光，同时数码管开始倒计时，且喇叭响两秒钟。
当倒计时再次到0的时候，喇叭再响2秒钟。
我设计的方案由五个高低电平控制相应的发光二极管，第六个用于主持人复位。
由二极管控制数码管和其中一个喇叭响，再由数码管控制另一喇叭响。
因此把整个课题分成四个模块：抢答器、倒计时器、计时器、秒脉冲生成器。
2．模块一：抢答器I6为置零端，主持人控制，i1-i5由每位选手控制。
o1-o5为发光二极管，主持人置低电平后,o1-o5都被置零。
当主持人置为高电平时，抢答开始，成功者对应的二极管发光，通过与门将cp信号封锁，并输入到DFF中，则其他选手在按键时，输出不会有影响，则实现了一人抢答后，其他人不能再做答。
若重新开始则主持人再按i6清零即可。
此模块的仿真波形如下：仿真说明：当i6为1时，即主持人按键以后，i5最先抢答成功，显示o5是1，使其对应的二极管发光，然后主持人清零，o5变成零，可以再次抢答。
模块二：十秒倒计时器此十秒钟倒计时器是由74168组成的十进制减法计数器，它只保留预制置数端，CP信号端，计数输出端，其余的都置为0。
Ldn是置零端，当它等于1的时候，74168有效，倒计时开始。
当输出0、9、--1时，D 触发器输出结果总是1，不影响CP信号。
当输出从1到0时，D触发器到上升沿，输出结果为1，则CP信号被封锁。
此时倒计时器保持在0不变。
若要重新开始，则把Ldn置0即可。
此模块的仿真波形如下：由图可见，Ldn为1的时候开始倒计时，输出结果0，9，8…0。
EDA课程设计、八路智力竞赛抢答器(这份设计期末成绩是优秀)
EDA技术课程设计报告题目智力竞赛抢答器设计学院电子信息工程学院专业学生姓名学号年级级指导教师职称二〇一一年十二月智力竞赛抢答器摘要:本课程设计分为智力竞赛抢答器的分模块设计和智力竞赛抢答器的原理图设计两个层次的设计。
在本次设计中，模块设计分为锁存器设计，编码器设计，译码器设计；系统开发平台为MAX plus Ⅱ；硬件描述语是VHDL。
竞赛者可以分为八组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。
当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。
回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。
关键词:锁存；显示；抢答器；目录第1章引言 (1)1.1 EDA的概述 (1)1.2 MAX+plus II的概述 (1)1.3 VHDL的概述 (2)1.4 智力竞赛抢答器的概述 (2)1.4.1 课程设计题目 (2)1.4.3 课程设计的思想 (2)1.4.4 软硬件运行环境及开发工具 (3)第2章设计流程 (4)2.1设计模块方框图 (4)2.2 模块功能分析 (4)2.2.1 抢答输入开关电路 (4)2.2.2 锁存器 (4)2.2.4 译码器 (4)2.2.5 解锁器 (4)2.2.6数码显示器与喇叭 (5)2.2.7图1.1与图2.1比较 (5)第3章软硬件设计 (6)3.1系统方框图 (6)3.2模块分析 (6)3.2.1锁存器模块和仿真波形 (6)3.2.2编码器模块和仿真波形 (9)3.2.3译码器模块和仿真波形 (10)3.2.4完整模块和仿真波形 (12)3.3硬件调试与操作说明 (13)3.3.1引脚锁定 (13)3.3.2调试与故障处理 (14)第4章课程设计总结与体会 (15)参考文献 (16)附录共阴极7段数码管 (17)第1章引言1.1 EDA的概述20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
数电课程设计四人智力竞赛抢答器
竞赛抢答器要求：设计一个供四人参赛的抢答器，能准确分辨、记录第一个有效按下抢答键者，并用光指示；主持人没有宣布抢答开始时，抢答不起作用。
主持人宣布抢答开始时，按“开始”键，抢答开始，同时启动计时器计时；拓展要求：外加一个计时器，计时器计时采用正计数的方式，以加强现场气氛，增加紧迫感。
若预定时间内无人抢答，自动给出信号停止抢答，以免冷场。
倒计数定时器的时间精确到秒，最多为两分钟，一旦超出限时，则取消抢答权。
设计提示：关键是要存住第一抢答者的信息，并阻断以后抢答者的信号。
可用集成的多组触发器或锁存器辅以逻辑门实现；；计时器可用加法计数器完成；各单元电路分别设计、调试，最后合成。
目录1. 前言 ................................ - 1 -2. 总体方案设计 ............................ - 3 -2.1 方案说明. ................................................ - 3 -2.2 方案优点............................. - 4 -3. 单元模块设计 ............................ - 4 -3.1 抢答器电路........................... - 5 -3.2 计时器，数字显示器电路....................... - 8 -4. ......................................................................... 主要器件介绍- 9 -5. ......................................................................... 系统功能调试- 10 -6. 总结与体会 ............................ - 11 -【参考文献】 (18)附录................................. - 11 -1 前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
数字电子课程设计 智力竞赛抢答器
电子课程设计报告题目：智力竞赛抢答器学生姓名专业学号指导教师日期一、完成课题的工作基础和实验条件【工作基础】LPS305直流稳压电源提供5V固定电压TFG2006V-6MHz信号发生器提供峰峰值1V、频率1Hz的方波【实验条件】各类CMOS器件器件列表如下：【4518】1个【4013】2个【4072】3片【4069】3片二、设计任务和要求【智力竞赛抢答器】电路简介：智力竞赛抢答器是为智力竞赛参赛选手答题时进行抢答而设计的一种优先判决电路。
参赛选手可以分为若干组，抢答时每组选手对主持人提出的问题要在最短的时间内作出判断，并按下抢答键回答问题。
竞赛规则：主持人宣布答题开始时，选手可以选择抢答或放弃，如果选手提前抢答视为犯规。
【设计要求】1、计时功能：主持按下启动键后，秒时钟计时开始。
2、正常抢答：在规定时间40s之内某选手按下抢答键时，显示席位号，表示正常抢答，秒时钟自动停止；3、放弃抢答：主持按下启动键后，秒时钟计时开始，40s还没有选手按下抢答键，表示放弃抢答，秒时钟自动停止；4、提前抢答：主持人未按下启动键时，某选手就按下抢答键，显示对应席位号，并发出响声，表示抢答犯规；5、封锁功能：当第一个选手按下抢答键后，电路将其他各组按键封锁，使其不起作用；6、复位功能：电路具有复位功能。
【主要技术性能指标】1、选手席位数量：4个主持人：1个2、席位指示灯显示：LED数码管，1个正常抢答时显示席位号（1～4），犯规抢答时显示席位号并发出响声提示。
3、抢答时间范围：0s～40s。
4、时间显示方式：LED数码管，两个。
5、复位方式：手动，按钮复位。
注：按钮可由开关代替。
三、电路基本原理该电路设计中共包括三部门主要电路：1、抢答器电路2、计时电路3、报警电路下面分别加以说明：【抢答器电路】主要功能：在规定时间40s之内某选手按下抢答键时，显示席位号，表示正常抢答【计时电路】主要功能：主持按下启动键后，秒时钟计时开始，40秒后停止【报警电路】主要功能：主持人未按下启动键时，某选手就按下抢答键，显示对应席位号，并发出响声，表示抢答犯规四、实验与调试【仿真完成后根据具体实验过程对电路图所作修改】1、连接显示选手席位号的译码器的四输入或门由于所发4072只有三片，器件不够，因而改成非门加与非门2、测试计时器功能时可适当加快信号发生器所提供的信号频率，以加快计时所用时间，方便观测【实验过程中注意事项】1、各部门主要电路分别测试，例如首先连接好计时电路并检测4518性能2、电路连接过程中注意不要带电改电路，切断电源后再插拔线路3、插拔芯片时须小心管脚，勿折断4、注意芯片接地与接电源端，切勿接反五、设计体会通过本次四路抢答器的电路设计，我对电子电路的设计过程有了更清楚的认识。
EDA课程设计报告-基于CPLD的智力竞赛抢答器
目录一、总体思路 (1)二、各级模块设计 (2)1、抢答启动模块 (2)2、选手抢答模块 (7)3、加减分模块 (11)4、显示模块 (17)5、蜂鸣器 (19)三、调试步骤 (21)四、总结与体会 (23)五、原理图 (23)六、参考文献 (25)一、总体思路CPLD为复杂可编程逻辑器件，通过EDA技术对其进行编程，可将一个较复杂的数字系统集成于一个芯片中，制成专用集成电路芯片，并可随时在系统修改其逻辑功能。
智力竞赛抢答器，分为5个模块：选手抢答模块、抢答启动模块、加减分模块、显示模块、蜂鸣器控制模块。
图（一）总体框图抢答启动模块包括：复位和记时，用于启动抢答和启动定时。
输出信号给选手识别模块，并显示剩余时间。
选手抢答模块具有识别与锁存功能，并输出选手号给显示模块。
加减分模块用于存储各个选手的分数，并输出给显示模块。
蜂鸣器控制模块则对超时和抢答成功鸣声报警。
显示模块用于输出抢答剩余时间、抢答模块、选手得分。
二、各级模块设计1、抢答启动模块抢答启动模块由控制抢答启动的复位键和控制定时的两个定时启动键。
定时时间为5秒和20秒两种，分别由两个键控制。
主持人按下复位键启动抢答，并完成置数。
定时启动键则在置数信号有效的情况下，读入定时初值，进行减1操作，开始倒计时。
本模块程序：抢答启动LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY START_5_20 ISPORT(CLK1,RST,START5,START20:IN STD_LOGIC;B,A:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); --输出定时初值S_FLAG:OUT STD_LOGIC); --置数信号END ENTITY;ARCHITECTURE ONE OF START_5_20 ISSIGNAL DATAIN:STD_LOGIC_VECTOR(1 DOWNTO 0);TYPE ST_TYPE IS (ST0,ST1,ST2); --定义状态SIGNAL C_ST:ST_TYPE;BEGINDATAIN<=START5&START20; --两个输入信号放在一起判断PROCESS(RST,CLK1)BEGINIF RST='0' THEN --复位B<="0000";A<="0000";C_ST<=ST0;S_FLAG<='0';ELSIF CLK1'EVENT AND CLK1='1' THENCASE C_ST ISWHEN ST0=> IF DA TAIN="01" THENC_ST<=ST1; --输入信号为01，转ST1状态S_FLAG<='1'; --置数信号有效B<="0000";A<="0101"; --定时初值“05”ELSIF DATAIN="10" THENC_ST<=ST2; --输入信号为10，转ST1状态S_FLAG<='1'; --置数信号有效B<="0010";A<="0000"; --定时初值“20”ELSE C_ST<=ST0; --输入信号为11，保持ST0状态END IF;WHEN ST1=>IF DATAIN="11" THENC_ST<=ST0;--防按键抖动，为11时才转ST0状态S_FLAG<='0'; --置数信号无效ELSE C_ST<=ST1; --按键没弹起，继续等待END IF;WHEN ST2=>IF DATAIN="11" THEN C_ST<=ST0;S_FLAG<='0';ELSE C_ST<=ST2;END IF;WHEN OTHERS=>C_ST<=ST0;B<="0000";A<="0000";END CASE;END IF;END PROCESS;END ARCHITECTURE;定时控制LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DE_COUNT ISPORT(CLK2,LOAD,L_CR,RST:IN STD_LOGIC;B,A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEB,TIMEA:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEOUT,SR1:OUT STD_LOGIC);END ENTITY;ARCHITECTURE TWO OF DE_COUNT ISBEGINPROCESS(LOAD,L_CR,RST,CLK2)V ARIABLE P1,P0:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF LOAD='1' THENP1:=B;P0:=A; --指数信号有效，将B、A值读入P1、P0ELSIF L_CR='0' THEN --有选手抢答成功，L_CR输入为0，定时时间清0 P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='1';ELSIF RST='0' THEN P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='0';ELSIF (CLK2'EVENT AND CLK2='1') THENIF P0="0000" THENIF P1>0 THENP1:=P1-1;P0:="1001"; --若个位为0，十位减1，个位赋为9 END IF;ELSE P0:=P0-1; --若个位不为0，个位直接减一IF P0="0000" AND P1="0000" THENTIMEOUT<='0';SR1<='1'; --若时间到，输出锁存信号END IF;END IF;END IF;TIMEB<=P1;TIMEA<=P0;END PROCESS;END ARCHITECTURE;实现两个子模块组合LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DE_COUNT ISPORT(CLK2,LOAD,L_CR,RST:IN STD_LOGIC;B,A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEB,TIMEA:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);TIMEOUT,SR1:OUT STD_LOGIC);END ENTITY;ARCHITECTURE TWO OF DE_COUNT ISBEGINPROCESS(LOAD,L_CR,RST,CLK2)V ARIABLE P1,P0:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINIF LOAD='1' THENP1:=B;P0:=A; --指数信号有效，将B、A值读入P1、P0ELSIF L_CR='0' THEN --有选手抢答成功，L_CR输入为0，定时时间清0 P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='1';ELSIF RST='0' THEN P1:="0000";P0:="0000";TIMEOUT<='0';SR1<='0';ELSIF (CLK2'EVENT AND CLK2='1') THENIF P0="0000" THENIF P1>0 THENP1:=P1-1;P0:="1001"; --若个位为0，十位减1，个位赋为9 END IF;ELSE P0:=P0-1; --若个位不为0，个位直接减一IF P0="0000" AND P1="0000" THENTIMEOUT<='0';SR1<='1'; --若时间到，输出锁存信号END IF;END IF;END IF;TIMEB<=P1;TIMEA<=P0;END PROCESS;END ARCHITECTURE;抢答启动子模块仿真如下：图（二）抢答定时子模块仿真如下：图（三）整个模块仿真如下图：图(四)2、选手抢答模块选手有8名，在一个结构体中用8个进程同时对8个选手按键电平变化的监测是不可实现的，因为若出现检测上升沿或下降沿的语句，编译软件会认为所检测的信号为实体的时钟信号，而一个实体只允许用一个时钟信号控制。
EDA课程设计—抢答器(1)
内容摘要抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路，竞赛者可以分为若干组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。
当第一个人按下按键后，则在显示器上显示该组的号码，对应的灯亮，同时电路将其他各组按键封锁，使其不起作用。
若抢答时间内无人抢答，则报警灯亮。
回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。
因此要完成抢答器的逻辑功能，该电路应包括抢答器鉴别模块、抢答器计数模块、报警模块、译码模块、分频模块。
关键词：抢答鉴别封锁计数报警AbstractResponder is the answer for the quiz participants to answer in the design when a priority decision circuit, and the race can be divided into several groups, answer in each group on the host issues raised in the shortest possible time to make judgments , and press the answer in answer key. After pressing the button when the first person, then the display shows the number of the group, the corresponding lights, while other groups will be key circuit block, it does not work. If the answer in time, no answer in, the alarm lights. Answering questions, all the keys from the host to restore and re-start the next round of the Responder. So to complete the answering device logic functions, the circuit should include Responder identification module, Responder counting module, alarm module, decoding module, frequency module.KEY: Responder Identification Blockade Count Alarm一、设计要求1.抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S0～ S3表示。
EDA报告：智力竞赛抢答器
燕山大学EDA课程设计报告书题目：智力竞赛抢答器姓名：韩承姣、彭赛、袁广召班级：电子信息工程2班学号：************120104020046120104020047成绩：一、设计题目及要求题目名称：智力竞赛抢答器要求：1．10人参赛每人一个按钮，主持人一个按钮，按下就开始；2．每人一个发光二极管，抢中者灯亮；同时用两位数码管显示抢中的选手编号（01号~10号），无人抢答时显示00。
3．有人抢答时，喇叭响两秒钟；4．答题时限为10秒钟，从有人抢答开始，用一位数码管倒计时间，0、9、8…1、0；倒计时到0的时候，蜂鸣器响两秒。
5. 设置加分和扣分按钮，答对一题按一次加分键加2分，答错按一次扣分键扣1分；用两位数码管显示得分情况，注意：显示其中一名选手的得分即可。
二、设计过程及内容（包括○1总体设计的文字描述，即由哪几个部分构成的，各个部分的功能及如何实现方法；○2主要模块比较详尽的文字描述，并配以必要的图片加以说明，但图片数量无需太多）由上图可知我们的总电路由七个模块组成，下面来分别介绍一下它们模块一：10人抢答电路模块功能：该模块中主持人开关负责清零，平时状态下为低电平使74273芯片一直处于清零状态，抢答无效；当该开关为高电平时开始抢答，i号抢答后，相应的Qi会输出高电平，经过反相器后变为低电平，再经过与门后，与门输出变为低电平，该低电平与时钟信号相与之后仍为低电平，此时74273芯片停止工作，其他人抢答无效，第一轮抢答结束。
使主持人开关处于低电平，为第二轮抢答做准备。
（在电路图中的D触发器为防抖动电路）电路图：仿真结果：仿真结果说明：当可以抢答时，10，9,8,7，都抢答，最终显示的是最先抢答的10号，其余抢答都没有效。
模块二：分频模块功能：该模块利用3个74160芯片来构成0~365循环，当给进脉冲为366HZ时，该模块的输出进位1即为1HZ ，此时分频后信号的每个周期为1s，为以后10s倒计时做准备。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
燕山大学EDA课程设计报告
姓名：马晨宏
学号：050104020076
班级: 05级电子信息工程3班
日期：2007年11月12日
成绩：
一、设计题目：智力竞赛抢答器
二、设计要求：
1 .五人参赛每人一个按钮，主持人一个按钮，按下就开始；
2 .每人一个发光二极管，抢中者灯亮；
3 .有人抢答时，喇叭响两秒钟；
4 .答题时限为10秒钟，从有人抢答开始，用数码管倒计时间，0,9,8…
1，0；倒计时到0的时候，喇叭发出两秒声响。
三、设计内容：
1．设计方案：主持人控制总开关，主持人置高电平后，系统进入准备工作。
有人抢答时，相应的二极管发光，同时数码管开始倒计时，且喇叭响两秒钟。
当倒计时再次到0的时候，喇叭再响2秒钟。
我设计的方案由五个高低电平控制相应的发光二极管，第六个用于主持人复位。
由二极管控制数码管和其中一个喇叭响，再由数码管控制另一喇叭响。
因此把整个课题分成四个模块：抢答器、倒计时器、计时器、秒脉冲生成器。
2．模块一：抢答器
I6为置零端，主持人控制，i1-i5由每位选手控制。
o1-o5为发光二极管，主持人置低电平后,o1-o5都被置零。
当主持人置为高电平时，抢
答开始，成功者对应的二极管发光，通过与门将cp信号封锁，并输入到DFF中，则其他选手在按键时，输出不会有影响，则实现了一人抢答后，其他人不能再做答。
若重新开始则主持人再按i6清零即可。
此模块的仿真波形如下：
仿真说明：
当i6为1时，即主持人按键以后，i5最先抢答成功，显示o5是1，使其对应的二极管发光，然后主持人清零，o5变成零，可以再次抢答。
模块二：十秒倒计时器
此十秒钟倒计时器是由74168组成的十进制减法计数器，它只保留预制置数端，CP信号端，计数输出端，其余的都置为0。
Ldn是置零端，当它等于1的时候，74168有效，倒计时开始。
当输出0、9、--1时，D 触发器输出结果总是1，不影响CP信号。
当输出从1到0时，D触发器到上升沿，输出结果为1，则CP信号被封锁。
此时倒计时器保持在0不变。
若要重新开始，则把Ldn置0即可。
此模块的仿真波形如下：
由图可见，Ldn为1的时候开始倒计时，输出结果0，9，8…0。
最后保持0不变，符合题目要求。
模块三：2秒计时器
如图将74160接成2进制计数器，输出端和CP用与门连接，当clrn 输入0时o1—o4输出0；clrn输入1，CP脉冲通过，计数器开始计数。
而计到2时，输出端通过与门使CP信号封锁，使计数器保持在二不变。
此模块的仿真波形如下：
由图可见，当clrn为1的时候，开始计时。
0、1、2、到2停止。
当clrn被置零后，输出也被置零，则可以重新计时。
模块四：秒脉冲生成器
三个74160十进制计数器组成一个732进制的计数器，一个732HZ 的脉冲分频成1S的脉冲给两秒计时器和十秒的倒计时器提供秒脉冲，当计数到732时三个计数器的ldn同时置零，重新开始计数。
此模块的仿真波形如下：
由图可见，一个732HZ的脉冲通过分频器被分频成1S的脉冲，给两
秒计时器和十秒的倒计时器提供秒脉冲。
2 .总电路说明：
仿真波形图如下：
仿真图形说明:当S为1的时候，即主持人按键以后,i5抢答成功，显示ou5是1，对应的二极管发光。
a、b、c、d、e、f、g数码管显示，倒计时开始。
Ou6为1，喇叭响2秒钟。
当倒计时结束时，ou7为1，喇叭再响2秒钟。
当S再被置0的时，输出被清零，可以重新开始。
四、硬件实践结果
软件仿真正确后，把它下载到可编程逻辑器件中去，通过硬件连接，
仿真正确，说明此软件设计合理。
五、改进措施
用按钮（需要加防抖动电路）和与门代替五个高低电平，会有助于
实际应用。
六、心得体会
带着欣喜与疲倦，我们结束了两周的EDA课程设计，回想刚拿到题目时候的困惑与紧张，出现错误时的反复修改冥思苦想，设计电路正确可进行模拟时不正常显示的不知所措，心急气愤……。
当最后看到自己的劳动成果与题目相符时，最终松了一口气的轻松喜悦！
通过这两个星期的EDA课程设计，不但使我熟悉了EDA课程设计的基本思想和基础知识，初步掌握了其应用软件MAX-Plus的使用，而且更为深入的体会了数字电路在现代高科技信息产业领域中的重要地位，通过简单的电路设计，提高了我得独立思考能力，通过连结实验箱增强了我的动手能力，并延伸了我在课堂上学到的知识，
此次课程设计让我认识到高新技术的快速发展和应用，让我看到了EDA技术功能的强大，也让我认识到掌握他们的重要性，同时也看到了自己的差距与不足，我知道只有今后自己努力学习，拓宽自己的知识面，才能更好的掌握这项技术，也才能适应社会的发展。
我很感谢学校能给我们这次进行EDA课程设计培训,熟悉电子CAD一些基本知识培养我们独立思考，动手能力和创新思维的机会，同时向一直辅导和帮助我们的老师们表示感谢，谢谢你们的耐心指导。
我一定会更加努力学好这门课程。