智力竞赛抢答器设计报告(DOC)
多路智力竞赛抢答器的设计
多路智力竞赛抢答器的设计多路智力竞赛抢答器是一个用于智力竞赛中的设备，用于记录和管理参赛者的抢答顺序和答题情况。
它可以在比赛中提供公平、公正和高效的抢答环境，确保比赛的公正性和准确性。
下面是一个多路智力竞赛抢答器的设计，包含以下几个方面的内容。
一、硬件设计：1.抢答器主控制模块：用于控制整个抢答器的工作流程，包括参赛者抢答按钮的触发、显示屏的刷新以及结果的显示。
2.抢答按钮模块：每个参赛者都有一个抢答按钮，用于在抢答时触发抢答信号，并将信号传递给主控制模块。
3.显示屏：用于显示当前抢答顺序、参赛者的编号和答题情况等信息。
4.信号接口模块：用于接收和发送抢答信号，确保信号的稳定传输和准确记录。
二、软件设计：1.参赛者管理：可以添加、修改和删除参赛者信息，包括编号、姓名和其他个人信息。
2.抢答顺序生成算法：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.抢答计时器：记录每个参赛者的抢答时间，以毫秒为单位，确保答题时间的准确性。
4.答题结果记录：记录每个参赛者的答题情况，包括答题是否正确、答题时间和得分等信息。
三、工作流程：1.参赛者注册：在比赛开始前，将参赛者的信息录入系统，并为每个参赛者分配一个唯一的编号。
2.抢答顺序生成：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.比赛开始：显示屏上显示第一个参赛者的编号，并开始计时。
4.抢答过程：参赛者可以按下抢答按钮进行抢答，主控制模块接收到抢答信号后，记录抢答时间，并显示下一个参赛者的编号。
5.答题过程：参赛者按照题目进行答题，系统记录答题情况，并根据答题结果给予相应的得分。
6.比赛结束：显示屏上显示比赛结果，包括参赛者的得分和排名等信息。
四、安全性设计：1.数据备份：系统应具备数据备份功能，确保比赛数据在意外情况下的安全性。
2.故障恢复：系统应具备故障恢复功能，如断电恢复、程序崩溃等情况下能够自动恢复并继续比赛。
智力竞赛抢答器设计
智力竞赛抢答器设计随着知识经济的快速发展，智力竞赛作为一种独特的文化现象，越来越受到大众的和喜爱。
抢答器作为智力竞赛中的重要设备，具有举足轻重的地位。
本文将围绕智力竞赛抢答器设计展开讨论，深入剖析其需求、思路及具体实现方法。
一、需求分析智力竞赛抢答器的主要需求方是竞赛组织者、参赛者和观众。
抢答器应具备快速、准确、稳定的特点，以便在竞赛中充分发挥作用，提高竞技体验和公平性。
此外，抢答器还需具备良好的操作界面，以便参赛者快速上手。
二、设计思路1、抢答器外观设计抢答器的外观应简洁大方，符合现代审美观念。
同时，要注重实用性，以便参赛者能够方便快捷地操作。
2、抢答器功能设计抢答器应具备以下基本功能：（1）实时显示题目和倒计时：抢答器应展示当前题目的内容，并设置倒计时功能，以便参赛者合理安排答题时间。
（2）抢答功能：抢答器应允许参赛者通过按钮或触摸屏等方式进行抢答，并自动判断抢答是否有效。
（3）声音提示功能：当抢答器检测到有效抢答时，应发出声音提示，以便所有参赛者和观众知晓。
（4）计时功能：抢答器应具备计时功能，以便在竞赛全程中掌握时间。
3、技术实现抢答器的技术实现应考虑以下几个方面：（1）稳定性：抢答器应采用可靠的硬件和软件方案，确保在竞赛过程中不会出现故障。
（2）可扩展性：抢答器应具备良好的可扩展性，以便根据不同竞赛需求进行功能扩展和升级。
（3）交互性：抢答器应支持多种交互方式，如按钮、触摸屏等，以便参赛者根据个人习惯选择操作。
三、输入关键词在智力竞赛抢答器设计中，以下关键词至关重要：1、稳定性：抢答器的稳定性直接决定了其可用性和可靠性。
设计过程中应采用成熟的硬件和软件方案，确保设备在长时间使用和大量竞赛中稳定运行。
2、可扩展性：考虑到不同竞赛场景和需求，抢答器应具备良好的可扩展性，以便根据实际需求增加或优化功能。
这有助于延长抢答器的使用寿命，并适应未来可能的变化。
3、用户友好性：抢答器的操作应简单直观，支持多种交互方式，以便参赛者和观众快速上手和操作。
课程设计实验报告-抢答器
课题二数字式抢答器一．数字式抢答器功能概述在举办各种智力竞赛活动中，常常需要确定随是第一个抢答的人。
数字式抢答器利用电子器件可以准确的解决这一问题。
数字式抢答器允许抢答者在规定的时间范围内进行抢答，可以用数字显示抢先者的序号，并配有相应的灯光指示和声报警功能；对犯规抢答者（指在抢答开始命令下达前抢答者），除用声、光报警外，还应显示出犯规者的序号；若规定抢答时间已过，要告示任何输入的抢答信号均无效，除非重新下达抢答命令。
二．任务和要求设计一个数字式抢答器，具体要求如下：1．要求至少控制四人抢答，允许抢答时间为10秒，输入抢答信号是在“抢答开始”命令后的规定时间内，显示抢先抢答者的序号，绿灯亮。
2．在“抢答开始”命令前抢答者，显示违规抢答者的序号；红灯亮。
3．在“抢答开始”命令发出后，超过规定的时间无人抢答，显示无用字符（可自行确定）。
4．选做：不仅能显示抢答者的序号并且能显示抢答次序。
三．原理电路和程序设计(一)总体设计电路如下图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示,当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示零。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关(二)部分电路介绍1、抢答器电路参考电路如下图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：开关S置于"清除"端时，当有选手将键按下时74L148的四个输出相与控制74L75的使能端，使其锁存并且让它和开关相与去控制红灯亮，保证报警电路通。
电子技术课程设计--智力竞赛抢答器设计报告
电子技术课程设计--智力竞赛抢答器设计报告智力竞赛抢答器设计报告目录一．设计任务和要求----------------------------------------------（2）1.1设计任务------------------------------------------------（2）1.2设计要求------------------------------------------------（2）1.3设计目的------------------------------------------------（2）二．设计方案的选择与论证---------------------------------- （2）2.1设计思路------------------------------------------------（2）2.1.1基本功能---------------------------------------------（3）2.1.2 扩展功能--------------------------------------------（3）2.1.3 抢答器的组成框图--------------------------------（3）2.2方案论证------------------------------------------------（5）三．电路设计计算与分析----------------------------------------（5）3.1单元电路的设计及原理分析------------------------（5）3.1.1抢答电路的设计------------------------------------（5）3.1.2定时电路的设计------------------------------------（8）3.1.3声响电路的设计------------------------------------（8）3.1.4时序控制电路设计---------------------------------（9）3.2电路仿真图-------------------------------------------- (11)3.2.1抢答模块电路仿真图----------------------------- (11)3.2.2 定时模块电路仿真图---------------------------- (12)3.2.3整体电路仿真图-----------------------------------(12)3.3电路元器件参数的选择----------------------------- (12)四. 总结及心得---------------------------------------------------- (20)五．附录------------------------------------------------------------ (22)附录一.元件清单------------------------------------------ (22)附录二.电路原理图(另见A3纸) --------------------------(22)六．参考文献------------------------------------------------------ (23)2一．设计任务和要求1.1设计任务：利用所学的数字电子电路的知识设计一个可供四组参赛者进行比赛的智力竞赛抢答器。
(2023)开放课题智力竞赛抢答器设计报告(一)
(2023)开放课题智力竞赛抢答器设计报告(一)开放课题智力竞赛抢答器设计报告背景每年，学校都会举办开放课题智力竞赛，这是一项很受欢迎的比赛。
在比赛中，参赛者需要使用抢答器进行答题，因此，设计一个高效、简洁的抢答器变得至关重要。
需求我们需要设计一款抢答器，以应对开放课题智力竞赛中可能出现的问题。
功能需求1.快速、精确地记录参赛者的答题时间2.支持多人同时使用3.可以设置答题时间和其他参数非功能需求1.设计简洁、美观2.稳定性高，不易出故障3.方便使用，操作简单设计硬件设计我们将使用单片机来设计抢答器，核心控制器选用STM32系列。
具体包括：按键、蜂鸣器、LCD1602显示屏、红外接收头模块等。
软件设计软件采用C语言编写，使用Keil MDK-ARM开发环境。
主要分为两部分：时间控制和通信控制。
时间控制部分负责计算答题时间、控制蜂鸣器提示答题结束、控制LCD1602显示屏显示时间和比赛开始/结束等信息。
通信控制部分负责读取红外接收头模块数据，实现多人同时抢答，判断抢答正确与否，记录答题者和答题结果等信息。
实现整个抢答器的实现中，最重要的部分为红外接收头模块数据的读取。
我们采用了定时器的方式，每个固定的时间段读取一次红外信号。
同时，我们为每个按钮设置了不同的红外编码，在接收头模块接收到信号时，通过比对编码来判断其对应的按钮是否被按下。
结论通过实际测试，我们设计的抢答器能够满足比赛中的需求。
其功能齐全、简洁美观、易于操作、稳定性高，可以为参赛者提供良好的抢答环境。
未来优化尽管我们已经实现了一个高效的抢答器，但我们认为还有一些方面可以进一步优化：1.使用无线通信模块，实现更远距离的传输和更多参赛者的同时抢答2.添加多种提示音效，以避免参赛者出现眩晕或难以分辨的情况3.自动统计比赛结果，生成排名和奖励等信息，实现全自动化管理总结抢答器作为比赛中必要的设备之一，其设计方案对比赛结果和参赛者体验有着重要影响。
深圳大学智力竞赛抢答装置的设计( 抢答器实验报告)
“三性实验”报告册课程名称：电子技术实验（模电、数电）实验项目名称：智力竞赛抢答装置的设计学院：电子科学与技术专业：微电子班级：01报告人：学号：指导教师：黄海漩实验时间：2012年5月18日提交时间：2012年6月15日实验结论：本实验运用若干器件的组装调试，完成了基本智力竞赛抢答装置功能，并在此基础进行了一系列拓展：自行设计倒计时间、0秒报警、补答系统等，完成了相关设计任务，加强了自己的理论知识，为以后进一步学习奠下了扎实的基础。
一、设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
2.熟悉数字集成电路的设计和使用方法。
3、熟悉CMOS,TTL 集成芯片的用法。
二、设计原理与要求1、原理图：图中F1 为四D 触发器74LS175，它具有公共置0 端和公共CP 端；F3、F4 组成抢答电路的CP 时钟脉冲源。
抢答开始时，由主持人清除信号，按下复位开关S，74LS175 的输出Q1～Q2 全为0，所有发光二极管LED 均熄灭，当主持人宣布“抢答开始”后，首先作出判断参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
2、基本要求：（1）主持人宣布“抢答开始”，计时器开始计时，无人抢答30 秒蜂鸣器发出声音报警，取消抢答权。
（2）参赛选手抢答时按下抢答键，对应的台号指示灯亮。
三、设计思路本装置主要分为三大模块：1、显示模块：采用两片74LS192级联便可实现两位数的倒减，并用四位拨动开关控制0—99置数，并用CD4511译码器显示在数码管上。
2、抢答模块：采用74LS175实现优先判断、编号锁存，并用CD4511显示在数码管上。
3、脉冲模块：采用2块NE555模块产生不同脉冲分别作为显示、抢答模块脉冲。
拓展功能：1、置数改为0到99任意数。
2、若无人抢答倒计时到0s时蜂鸣器响。
3、补答系统：当第一位选手抢答成功但回答错误时，主持人可通过一个复位开关将该选手台号清零，但剩余显示时间不变，其它选手可以进行再次抢答，并从剩余时间开始倒计时。
多路智力竞赛抢答器设计实验报告
微机原理课程设计多路智力竞赛抢答器设计院系：电气及自动化工程系班级：通信一班学号：学生：八多路智力竞赛抢答器设计目录一前言 (1)1设计容及要求 (1)2实验容及方法 (2)3工作过程简介 (2)二、正文 (4)1系统概述 (4)2单元电路设计方案和原理说明 (4)抢答器电路设计 (4)定时电路设计 (6)3电路的安装与调试 (8)4心得与体会 (9)三、元器件明细表 (10)四、参考文献 (10)前言一、设计容及要求：设计容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。
设计要求：1．基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。
(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
用来控制系统清零（编号显示数码管灭灯）和抢答的开始。
(3)抢答器具有锁存与显示功能。
即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清除为止。
2．扩展功能(1)抢答器具有定时抢答功能。
要求定时器开始倒计时，并用定时显示器显示倒计时时间。
(2)参赛选手在设定时间（30秒）抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
二、实验容及方法1．组装调试抢答器电路。
2．设计可预置时间的定时电路，并进行组装和调试。
当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
3．完成定时抢答器的联调，注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能，使其满足设计要求。
三，工作过程简介定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。
数字智力竞赛抢答器的设计实习报告.
1 实习目的及要求1.1 课题背景及目的在现在科技进步的世界里,无论工厂、学校和电视台所举办的节目都可能会有各种智力竞赛,当遇到抢答环节时,如果要求主持人自己去用肉眼观察那一个选手抢答的速度最快无疑会对比赛结果造成很大的影响,使比赛失去了公平和公正性,这时候我们想到了抢答记分器是必要设备，我中学参加过各种竞赛,我们经常遇到有抢答的环节，由于条件有限多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者，为了使避免这种不公平发生，只有靠电子产品的高准确性来保障抢答的公平性。
本次实习是设计一种采用数字电路制作的可定时的八路数显抢答器，它主要采用了74系列的常用集成电路，它除了具有基本的抢答功能之外，还具有定时报警的功能，和数显的功能以及不同分值加减计分功能。
当抢答未开始时，有人在主持人开始前按下开关，系统就会亮灯提示有人犯规，并显示齐序号。
当抢答开始后，系统会自动倒计时，并且时间是可以预设的，期间有人抢答的话系统会停止计时，如果期间没人抢答，系统会有短暂的报警，提示抢答结束。
1.2 设计任务及系统功能简介1.2.1 实习内容本次实习的内容是独立完成一个数字智力竞赛抢答器的设计，采用电路仿真设计软件完成竞赛抢答器电路的设计及仿真调试，在微机上仿真实现数字式竞赛抢答器的设计。
实习具体内容为：比赛中为了准确、公正、直观地判断出第一抢答者，所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一枪答者。
同时还应设计记分、犯规和奖惩记录等多种功能，见图1。
图1 数字智力竞赛抢答器(自动记分)原理1.2.2 实习要求(1) 抢答器可供四组使用，组别键(信)号可以锁存；抢答指示用发光二极管(LED)。
(2) 记分部分独立(不受组别信号控制)，至少用2位二组数码管指示，步进有10分、5分两种选择，并且具有预置、递增、递减功能。
四路智力竞赛抢答装置实验报告
四路智力竞赛抢答装置一、实验目的1、 学习数字电路中D 触发器、分频电路、多谐振荡器、CP 时钟脉冲源等单元电路的综合运用。
2、 熟悉智力竞赛抢赛器的工作原理。
3、 了解简单数字系统实验、调试及故障排除方法。
二、实验原理图8－1为供四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
a ．四路抢答主电路c. 1KHz 非对称型多谐振荡器 b. 指示灯隔离驱动电路图8－1智力竞赛抢答装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端,引脚排列见附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开关S1，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时共同的信号灯或蜂鸣器发出接通信号，通过与非门F2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、双踪示波器5、数字频率计6、直流数字电压表7、74LS175、74LS20、74LS74、74LS008、继电器、灯泡9、开关5个、导线若干四、实验内容1、测试各触发器及各逻辑门的逻辑功能。
试测方法参照实验二及实验九有关内容，判断器件的好坏。
2、按图8－1接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平显示器。
3、断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10K电位器，使其输出脉冲频率约4KHz，观察F3及F4输出波形及测试其频率。
4、测试抢答器电路功能接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1KHz。
（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
智力竞赛七路抢答器的设计
智力竞赛七路抢答器的设计摘要：近几年来，随着经济的发展和社会的进步，人们对于日常生活的要求日益严格。
而智力竞赛作为一种精彩刺激的抢答活动受到众人的喜欢，比如电视上经常会放选手比赛的精彩画面。
说到这里，抢答器的作用不言而喻。
因而，这就需要我们开发一种具有智能化的抢答器，包括一些基本功能，如置位、清零、自动锁存等功能。
本次抢答器的设计是七路抢答器，即假设有7个人或队伍同时来参加一个综艺节目的竞赛抢答，这需要我们不仅考虑到节目主持人的开始控制以及清零系统、参与者的抢答部分电路等作为主体部分，来表示哪位选手的抢答及节目主持人的整体控制运行，还要考虑到脉冲电路和定时电路作为扩展电路用来提示选手在设定时间内完成抢答等功能。
关键词：七路抢答器；主体电路；扩展电路Intelligence Contest Seven Road Vies toAnswer First DeviceAbstract: Along with the economic development and social progress in recent years, the quality of people's life of the increasingly high demand. The quiz as an exciting contest activities are all like, highlights such as TV often put players game. Here, it is self-evident responder part. Therefore, we should to open up a responder is intelligent, including automatic latch, set, reset function. Design of the responder is seven way responder, namely the imaginary 7 individual or team at the same time to attend a variety show of the competition, the need to take into account the presenters begin to control and clear system, players answer in part of the circuit as the main part to display control work which contestant vies to answer first and presenters, but also consider the circuit and timing circuit pulse as the extended circuit used to prompt the player within the specified time answering function.Keywords: Seven way responder; The main circuit; The extended circuit目录第一章绪论 (1)1.1 研究背景和意义 (1)1.2 论文的主要内容 (1)第二章设计方案论证 (3)2.1 智力竞赛抢答器的设计思路 (3)2.2 设计方案论证 (3)2.2.1 抢答器的基本工作原理 (3)2.2.2 两种的方案比较 (4)2.3 总体设计方案框图及分析 (5)第三章各单元设计 (7)3.1 抢答功能电路的设计 (7)3.2 定时电路的设计 (11)3.3 时序逻辑控制电路设计 (15)3.4 整体电路的设计 (15)第四章电路的仿真 (17)4.1 抢答电路的仿真 (18)4.2 计时电路的仿真 (18)4.3 整体电路的仿真 (19)第五章总结 (20)参考文献 (21)第一章绪论1.1 研究背景和意义在如今21世纪，随着科学技术发展的越来越迅速，数字电子技术已经不知不觉地在雷达，自动控制，电子测量仪表，模拟电子测量，电视，计算机，通信等各种领域应用起来。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路课程设计智力竞赛抢答器设计报告目录一、设计题目 (1)二、设计要求与设计说明 (1)三、课题分析与设计说明 (2)四、设计思路及原理 (2)五、单元设计及实现 (3)1、抢答信号产生电路 (3)2、编码电路 (3)3、锁存电路 (4)4、译码电路 (5)5、延时电路 (6)6、振荡电路 (7)六、总体设计及实现 (9)七、调试仿真 (10)八、零件表 (12)九、设计总结 (13)十、参考资料 (13)一、设计题目智力竞赛抢答器二、设计要求与设计说明1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。
2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。
主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。
3、抢答器对参赛选手动作的先后有很强的分辨能力。
即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。
也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。
4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。
5、画出总体电路图并列出元器件清单。
三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。
主持人清零功能由信号产生电路和锁存电路共同实现。
四、设计思路及原理模块化电路：方便电路安装和调试。
将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。
抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。
五、单元设计及实现1、抢答信号产生电路抢答信号产生电路用以产生抢答信号。
电路图如图5.1左边，本设计中信号是以高电平有效，所以按钮都和VCC 相接。
前5个为抢答的按钮，第六个为清零按钮。
在编码电路后面有下拉电阻。
图5.1右边为按钮的实物图。
2、编码电路编码电路用以将抢答信号编码为二进制数。
如图5.2，编码电路使用7个二极管进行编码。
当按钮没有按下时，74LS75的D0、D1、D2被下拉电阻置0，如果按下1号按钮，则D0被置高，代表二进制数001。
如果3号键被按下，D0、D1被置高，代表二进制数011。
图 5.1图5.21k1k1kR101kR120kD02Q016Q01D13Q115Q114D26Q210Q211D37Q39Q38E0/113E2/34U274LS75121312U3:A74LS27←同理可以推出其他按钮。
二极管具有单向导电性，如果1号按钮被按下，高电平不会沿图中红色箭头回流，所以输出只能是001。
同理可以推导出该编码电路可靠可行。
使用该编码电路有以下考虑：（1）使用二极管传输延迟比门电路小，可以减小分辨时间（二极管传输延迟≤5ns,编码器74LS148传输延迟为10ns～15ns）。
（2）用二极管替换编码器，价格便宜，线路更简洁（网上调查：一颗IN4148约0.02元，而一片74LS148约2元）。
第6个按钮用于清零，结合以下锁存电路分析。
3、锁存电路锁存电路将二如图 5.3.174LS75。
芯片134脚(E2)（Q0 Q1 Q2D3）钮没有按下时，脚输出高电平，锁存器不锁存。
当按钮被按下后，则Q0 Q1 Q2至少会有一个高电平，或非门12脚输出低电平，锁存器锁存，后按的按钮不会再被记录。
锁存器数据传输延迟为17~30ns ，锁存传输延迟为25~30ns ，或非门传输延迟为3~15ns ，二极管传输延时计5ns ，所以能分辨的信号只要不超过80ns 就能分辨出来。
图5.3.2附74LS75真值表。
4、译码电路译码电路将二进制数翻译使得可直接在数码管显示。
如图5.4.1，译码芯片选用74LS47。
第3、4、5脚接高电平使能，7、1、2、6脚为二进制输入端，本电路不用高位D ，直接接地。
图5.4.2，为74LS47真值表。
图5.3.2A 7QA 13B 1QB 12C 2QC 11D6QD 10BI/RBO 4QE 9RBI 5QF 15LT 3QG14U174LS47图5.4.1R120kR76.6kC347uF121312U3:A74LS27910118U3:C74LS27图5.5延时电路是给振荡电路提供约1秒的使能信号（低电平）。
如图5.5，主要使用电容充放电实现。
没有按钮按下时，或非门12脚输出高电平，VCC 不会通过电阻R1给电容C3充电，而是通过二极管与R7分压。
实践表明，此时输入到或非门9脚的电平不是有效低电平，就不能使能振荡电路。
如果有按钮被按下，或非门12脚输出低电平，则VCC 通过电阻R1给电容充电，或非门9脚的电平被拉低，产生有效低电平，振荡电路起振。
电容充电，两端电压升高，或非门9脚的电平也逐渐升高，直到变为无效的低电平，振荡电路停止振荡。
整个过程可以通过调节R1、R7、C3大小控制电路的延时时间。
当按下清零键后，或非门12脚变为高电平，电容开始放电，直到电容两端不在有放电电流。
等待下一次抢答。
6、振荡电路振荡电路是产生一个低频振荡，使得蜂鸣器能够间歇的响。
DQD BI/RBO 4QE 9RBI 5QF 15LT 3QG1474LS47BUZ2BUZZERC147uFR51.2kR65.1kQ1NPN3456U3:B74LS27910118U3:C74LS27R83.3k图5.6如图5.6，主要使用两个或非门实现。
当延时电路输入无效低电平时，或非门8脚被封锁为低电平，6脚被封锁为高电平。
蜂鸣器不会响。
当延时电路输入有效低电平时，可能有两种状态：（1）电容C1已经充满电，那么8脚的低电平会将10、11脚置低，于是8脚输出变为高电平，6脚变为低电平，电流从8脚经电阻R5到6脚给电容充电，直到10、11脚输入为有效高电平后，8脚输出低电平，6脚输出高电平。
依次循环。
（2）电容C1还没有充满电，电流就会从6脚经电容，电阻R1到8脚给电容充电。
直到10、11脚出现有效低电平，就会重复（1）中所述的状态。
实践表明，6脚接R8电阻接地电路才能在得到使能信号后正常起振。
六、总体设计及实现七、调试仿真第一次调试是在安装完抢答信号产生电路、锁存器（锁存端置1，不锁存）、译码电路，按下各按钮则数码管显示对应数字，但是不锁存。
第二次调试是安装完锁存电路，按下各按钮，显示数字并锁存，后按下的按钮不再显示，按下清零按钮，数码管显示0，直到有抢答按钮按下。
第三次调试是安装完振荡电路，对或非门9脚接地，蜂鸣器和指示灯都没有反应。
调试中给6脚接入一个下拉电阻后电路开始正常工作。
若对9脚置高，电路停止振荡。
第四次调试是安装完整个电路，遇到以下两个问题：（1）延时电路不能正常延时。
于是断开R1调节R7使得振荡电路能够稳定振荡，然后接入R1，并调整其阻值，使得振荡电路不能起振。
然后按下按钮，调整电容C3大小，使得延时大约1秒。
延时电路调试完毕。
（2）电路上电显示7，并锁存，需要一次清零才正常工作。
推断原因是刚上电时，虽然下拉电阻将锁存器D0、D1、D2拉低，但是信号需要一个短暂时间才能传输到输出端，所以刚上电时或非门接收到的信号为111，所以输出低电平将锁存器锁存。
解决方法：上电时稍微延时启动74LS27。
设计电路如下：接上电时，R20首先给C20充电，当C20两端电压足够髙时才能启动74LS27，而在这个时间差，锁存器的输出端已经输出000了。
自启动问题解决。
八、零件表九、设计总结为期两周的数电课程设计过程中我们收获颇丰。
在小组的共同努力下我们设计出了符合要求的电路并调试成功，且线路简洁，设计具有创新点。
我们的设计将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、振荡电路。
这样模块化的设计便于连接、调试。
用二极管代替编码器价格低廉、设计简洁，振荡器使用多余的两个或非门，也节约了传统的555定时器。
课设中自启动问题、延时问题和振荡问题，通过理论分析和实际尝试也轻松解决。
团队精神是整个课设过程中最重要的部分，没有一个团队的精心合作，就不会有这样理想的成功。
总之，该课设考察了我们三点：专业知识、实际动手能力和团队精神。
十、参考资料1、《数字电子技术基础》高等教育出版社阎石主编2、百度百科74LS75资料：百度百科：74LS753、百度文库74LS47资料：百度文库：74LS474、百度文库74LS27资料：百度文库：74LS275、以上芯片详细资料可以参见附页资料。