智力竞赛抢答器设计毕业设计
毕业设计——四路智力竞赛智能抢答器【范本模板】
摘要和关键词本文主要围绕四路选手抢答电路的设计和制作而展开叙述的,叙述了电路设计的过程。
该电路主要包括电源电路、抢答显示电路、倒计时电路和脉冲电路构成。
电源电路提供稳定的5V电源，抢答显示电路能够锁存抢先获得抢答权的选手编号,倒计时电路能够对选手答题时间进行控制，脉冲电路为电路提供秒脉冲信号。
关键词:抢答电路仿真电路板倒计时目录一.绪论..。
.。
.。
.。
.。
..。
.。
..。
.。
.。
..。
11.1 设计任务与要求.。
....。
..。
.。
.....。
..。
....。
.。
.。
..。
.。
..。
11.2 设计方案.。
..。
..。
....。
....。
.....。
.。
.。
.。
..。
.。
.。
..。
1二。
模块设计及仿真..。
.。
.。
.。
...。
.....。
..。
.。
.。
.。
22。
1 仿真软件介绍。
.。
.。
.。
....。
.。
..。
.。
...。
..。
....。
..。
.。
22.2 电源电路的设计和仿真...。
.。
...。
.。
.。
..。
.。
...。
...。
......。
.。
32.3 抢答显示电路。
...。
.。
..。
..。
...。
.。
..。
.。
.。
.。
...。
..........。
.。
42.4 定时电路.....。
..。
.。
..。
.。
.。
..。
.。
.。
...。
.。
....。
...。
...。
.。
52。
5 脉冲电路..。
..。
.。
..。
..。
.。
.。
.。
.。
...。
.。
.。
..。
..。
.。
.。
(5)三. 元件及封装选择。
..。
.。
.。
..。
...。
.。
.。
..。
.。
63.1 74LS279锁存器。
.。
.。
.。
...。
.。
.....。
....。
.。
..。
..。
..。
..。
.。
.。
63.2 优先编码器 74LS148。
.。
.。
.。
......。
..。
.。
.。
...。
......。
..。
.。
.7 3.3 555定时器。
..。
.。
..。
..。
..。
..。
......。
...。
..。
.......。
...。
..9 3.4 译码器及应用.。
多路智力抢答器—毕业设计
目录前言 (1)1 多路智力抢答器的介绍 (1)多路智力抢答器的作用 (2)多路智力抢答器的分类 (2)多路智力抢答器的特性 (2)2多路智力抢答器的设计 (2)功能要求 (2)多路智力抢答器的设计步骤以及要求 (3)3多路智力抢答器的框架设计 (3)多路智力抢答器电路的设计 (3)多路智力抢答器的设计 (3)4 智力抢答器基本电路设计 (4)5定时电路设计 (8)原理及设计 (9)多谐振荡器 (9)计时器 (10)译码器 (10)定时器的工作原理 (11)6报警系统 (11)报警系统的构成 (11)报警系统的工作原理 (12)7 时序控制电路设计 (13)时序控制电路的三个功能 (13)时序控制电路的设计图 (13)时序控制电路的设计原理 (13)8.元器件介绍 (14)74LS148功能介绍 (14)74LS192功能介绍 (15)9.仿真电路实验 (16)Proteus仿真电路图 (16)10.实物制作 (17)多路智力抢答器原理图 (17)多路智力抢答器PCB制图 (17)焊接与调试 (18)焊接部分注意事项 (18)调试部分注意事项 (18)11.结束语 (18)附录 (20)参考文献 (22)多路智力抢答器前言近年来跟着电子技术生长飞快，讯息已经逐步渗透到我们生活的社会里的每个角落，同时人才高素质和信息化是信息时代的基本要求，高等教育持续发展，我们的基本生活水平也在提高，同时也提高了我们对精神文明的要求，也就是说电子领域需要更高的发展才能满足人们的需求。
通信电子信息学是一门广泛的应用在各个角落的科学技术，迅速的在发展。
如果想要学会并学好这门学科，第一是系统的学习该学科的基础理论，第二要训练技术，第三就是培养学生的几大能力对理论联系实际；实际操作的能力；设计电路的能力；综合分析实验的结果以及正确处理数据、排除和检查数据故障的能力。
同时我们对电子产品的理解也会同时的加深。
本课程设计的题目是，多元智能抢答器的试验设计，所以我会使用多个智能抢答器的设计方案是常识，数字电路的集成芯片的使用。
毕业设计(论文)智力竞赛抢答器
教学单位电子电气工程系学生学号编号本科毕业设计题目学生姓名专业名称电子信息工程指导教师2011 年月日目录一、设计正文中文摘要 (Ⅱ)英文摘要 (Ⅲ)正文目录 (Ⅳ)二、附录1. 设计任务书2. 设计中期检查报告3. 指导教师指导记录表4. 设计结题报告5. 成绩评定及答辩评议6. 设计答辩过程记录The design of intelligence answering racer systemAbstract:Intelligence answering racer is the product that is essential equipment in various competitions, which is at home and abroad are more useful, moreover, its development is also fast. From the beginning of having only responder and lock function of a circuit, and now with the countdown, timing, automatically (or manually) reset, alarm (audible alert signal, in some ways embodies with music), the LED display, luminescent keys and other technical functions merger, which illustrates its various function and rapid development. In the design, the electric circuit and designing thought of an intelligence answering racer based on the common-used series of 74 IC with 8-wire is introduced, and its function is also described. The answering race’s function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatically. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. The design program which the design adopts is simple and direct-viewing, only using a few TTL doors to achieve that the anchor can control the whole electric circui t. The alarm electric circuit can be controlled by integrated single steady state .We can choose the existing chip to replace the chip we create by ourselves, that not only realizes the anticipated function, that also reduces the wiring, causes the probability which mistake is engendered drop greatly. The composition of electric circuit selects 74 series chips, economical and practical, stable is reliable, it is suitable for the large-scale production.Keywords: Intelligence answering racer；8-wire；Design,；Timing; Control目录1绪论 (1)2 设计任务及方案 (2)2.1 设计要求 (2)2.1.1 设计要求1 (2)2.1.2 设计要求2 (2)2.2 设计方案的选择 (2)设计思想与设计原理 (4)3 单元电路的设计 (5)抢答部分电路设计 (5)优先编码器74LS148 (5)74LS148功能真值表 (6)锁存器74LS279 (7)七段显示译码器74LS48 (9)74LS48七段译码驱动器功能表 (9)秒脉冲产生电路设计 (13)定时部分电路 (16)3.3.1 十进制同步加减计数器74LS192 (17)定时部分电路原理及设计 (19)3.4 报警电路设计 (20)时序控制电路 (21)单稳态触发器74LS121 (22)时序控制电路原理及设计 (23)4总体电路的设计 (25)5设计方案的论证 (28)6结束语 (28)参考文献 (29)谢辞 (30)1 绪论智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中一种非常常见的答题方式。
智力竞赛抢答器设计报告(DOC)
数字电路课程设计智力竞赛抢答器设计报告目录一、设计题目 (1)二、设计要求与设计说明 (1)三、课题分析与设计说明 (2)四、设计思路及原理 (2)五、单元设计及实现 (3)1、抢答信号产生电路 (3)2、编码电路 (3)3、锁存电路 (4)4、译码电路 (5)5、延时电路 (6)6、振荡电路 (7)六、总体设计及实现 (9)七、调试仿真 (10)八、零件表 (12)九、设计总结 (13)十、参考资料 (13)一、设计题目智力竞赛抢答器二、设计要求与设计说明1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。
2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。
主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。
3、抢答器对参赛选手动作的先后有很强的分辨能力。
即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。
也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。
4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。
5、画出总体电路图并列出元器件清单。
三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。
主持人清零功能由信号产生电路和锁存电路共同实现。
四、设计思路及原理模块化电路：方便电路安装和调试。
将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。
抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。
开放课题智力竞赛抢答器设计报告(一)
开放课题智力竞赛抢答器设计报告(一)开放课题智力竞赛抢答器设计报告一、背景介绍开放课题智力竞赛是一项智力竞赛，需要选手快速准确地抢答问题，因此需要一个抢答器来辅助比赛，提高比赛的公正和效率。
二、需求分析1. 选择器为了避免抢答造成混乱，需要一个选择器，能够依次选择下一个抢答选手。
选择器可以是一个按钮或者一个旋钮。
2. 显示器为了确保比赛公正，需要一个显示器来显示抢答选手的编号和得分。
显示器可以是数字显示屏或LED灯。
3. 计时器为了控制比赛时间，需要一个计时器。
当比赛时间到达设定时间时，抢答器会自动停止，不能再进行抢答。
4. 抢答按钮每个选手都需要一个抢答按钮，选手按下按钮后，抢答器会记录下时间并发出声音。
选手抢答的时间越短，得分越高。
三、系统设计抢答器主要由选择器、显示器、计时器和抢答按钮组成。
选择器通过按钮或旋钮选择下一个抢答选手，选手按下抢答按钮来开始抢答。
计时器会记录抢答时间并停止计时器，同时记录抢答选手的编号和得分。
显示器显示抢答选手的编号和得分。
四、原理图设计抢答器的原理图如下图所示：五、电路设计抢答器的电路设计如下图所示，采用了ATmega328P单片机作为控制核心，用按钮或旋钮控制下一个抢答选手，同时记录选手的编号和得分。
显示器使用LED显示器，可以清晰显示抢答选手的编号和得分。
六、实验结果经过实验可以发现，抢答器的响应速度非常快，抢答选手的编号和得分可以清晰显示在LED屏幕上。
同时，计时器的精度非常高，可以确保比赛的公正性。
七、结论本文设计了一种抢答器，用于开放课题智力竞赛。
经过实验可以发现，抢答器的响应速度非常快，计时器的精度非常高，可以确保比赛的公正性。
因此，本文设计的抢答器可以广泛应用于各种智力竞赛和抢答活动中。
毕业设计---多路智力竞赛抢答器设计(含外文翻译)
华北水利水电学院毕业设计任务书设计题目：多路智力竞赛抢答器设计（软件部分）专业：班级学号：姓名:指导教师：一、毕业设计的目的通过本次毕业设计，锻炼学生综合运用所学知识进行实践的能力，提高学生自学知识、掌握技术的能力，提高学生实际动手能力,熟悉硬件电路设计的系统流程，掌握8路多功能抢答器的原理与实现方法。
二、主要设计内容本系统采用模块化设计智能抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。
主持人有开始和显示、复位键。
在后台主持人可以修改，抢答时间和选手回答问题的时间设置，原始状态下抢答时间为30s，回答问题时间为30s。
通过加键和减键修改上述时间，改完后结束键确定。
新时间开始有效，主持人按键开始后，选手开始抢答为有效，数码显示屏显示抢答时间倒计时和选手号，并且发生提示。
主持人可按键结束，新一轮抢答开始。
三、重点研究问题1、如何实现对抢答器的时间和得分控制；2、抢答器功能的完备。
四、其他要求1焊接时注意不要出现不良焊接，以免造成短路。
2尽量做到简化电路板，使其美观。
五、设计成果要求1、设计出8路多功能抢答器，使其能够正常显示时间以及抢答号码。
2、根据电路图焊接电路硬件并调试。
3、撰写8路多功能抢答器设计的报告。
六、其它1、收集资料，设计整个系统硬件原理框图和软件流程图。
2、硬件各个模块功能分析。
3、硬件子单元模块设计。
4、总体测试、调试等。
5、整理文档及外文翻译资料、编写毕业设计说明书。
华北水利水电学院本科生毕业设计开题报告2011 年3 月21 日学生姓名史世昭学号200712305 专业电子信息科学与技术题目名称多路智力竞赛抢答器设计（软件部分）课题来源自选主要内容1、课题背景抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。
早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。
现在大多数抢答器均使用单片机(如MCS-51型)和数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。
毕业设计120六人抢答器设计
六人抢答器设计一、题目：六人抢答器的设计二、要求：1.设计一个六人参加的智力抢答计时器。
2. 六组中任一组按下开关后，相应的指示灯亮，并有声响提示。
同时闭锁另外五组的电路输入，使其再按开关失去作用，以排除其它组的干扰。
3. 选手回答问题时，电路能自动为其倒计时，当到达限定时间时，有声响提示。
4. 主持人控制复位按钮。
三、电路原理1. 数字电路总体方框图如图1所示总体方框图。
其工作原理：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，当主持人将开关拨到“开始”状态时，宣布开始抢答。
定时器倒计时时，扬声器发声提示。
选手在规定的时间内抢答时，抢答完成。
当一轮抢答完成后，定时器停止工作。
如果再次抢答则要主持人再次操场作清除和开始状态。
2. 单元电路设计：（1）逻辑控制电路：该系统由清零装置和抢答装置两部分组成，分别由开关J和A，B，C，D，E，F 控制。
开关分别由主持人和六组参赛队操作。
在比赛开始前，主持人要将各触发器的状态统一清零，以保证电路正常工作。
此时主持人将开关J按下时，输入低电平，从而使输出端为高电平，而与二极管相接的三极管基极为低电平，三极管不导通，从而六个发光二极管不导通，所有的指示灯灭，从而实现清零。
本系统是利用D 触发器的异步复位端R D非实现清零功能的，其低电平有效。
在正常比赛时R D非和S D非均处于高电平。
对于开关A，B，C，D，E，F 常态时接地，比赛时按下开关，使该端为高电平，从而实现抢答。
（2）抢答器电路：电路图如2所示，设计电路有两个功能。
一是分辨出选手按键先后，最先抢答的指示灯亮，并且扬声器给出声响提示。
二是使其它选手再进行的按键操作无效。
由电路图可以看出，抢答器是由六个D 型触发器和与非门G1组成。
它的工作原理是：当A参赛组首先按下开关时，该端的输入信号为高电平，触发器F A的输入端D接收该信号使输出Q为高电平，相应的Q非为低电平，这个低电平信号同时送到与非门G1的输入端，与非门G1被封锁，使触发器的控制脉冲CP信号由于与非门封锁而被拒之门外，触发器F2，F3，Ｆ4，F5和F6因不具备CP脉冲信号而不接收开关B，C，Ｄ，Ｅ和Ｆ控制端送入的信号。
智能抢答器的设计毕业设计
一、题目：智能抢答器的设计二、指导思想和目的要求：指导思想：毕业设计是培养学生自学能力、综合应用能力以及独立工作能力的重要教学实践环节。
目的：培养学生深入实际，综合运用所学知识技能，考察学生理论联系实际和在社会实践中发现、解决实际问题的能力。
培养学生独立思考问题，调查研究与信息收集、整理的能力，考察学生灵活运用专业知识的能力。
培养学生严谨的治学态度及刻苦钻研的精神。
要求：毕业设计选题要遵循理论联系实际的原则，一方面要结合专业特点，另一方面要结合实际工作和社会经济、科技发展的需要，以提高毕业设计的社会应用价值。
内容新颖，学生要紧密结合社会经济和科学技术发展的需要，调查研究，收集资料，在此基础上提出新观点、新见解。
材料详实，学生深入实际，调查研究，收集材料，材料是理论的依据。
论理充分，论点提出后，论述中要思路清晰，结构合理、层次分明。
三、进度与要求：四、主要参考书及参考资料：《电气控制与PLC应用》《可编程序控制器教程》《微型可编程控制器使用手册》《可编程控制器原理及应用》摘要随着科技的飞速发展，PLC的应用不断地走向深入，同事带动传统的控制检测技术的不断更新，可编程控制器由于其优良的控制性能，极高的可靠性，在各行各业中应用日益广泛普及。
对于抢答器其广泛用于电视台。
学校等单位组织举办的各项竞赛及活动时作为抢答只用，为活动添加了刺激性，娱乐性。
在一定的程度上加大了人们的闲暇时光的乐趣,而且给人的视觉效果很好，是各个单位开展活动的必备产品。
本次设计是利用PLC（Programmable Logic controller）对于PLC控制的三路智力抢答器进行控制。
首先，再选则这个题目之后，我对本次设计进行了全面的思考。
是自己对本次的设计有一个大致的总体思路，然后仔细的分析PLC控制的三路智能抢答器的工作原理，以及他的一些工作过程，分析后得出他主要需要完成主持人的控制，选手的抢答，及输出的的功能等。
由于PLC具有可靠性高，体积小，通用性，使用方便等优点。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
：目录1 前言 (1)2方案设计与论证 (2)3软件介绍 (4)Q UARTUS II简介 (4)Q UARTUS II数字系统开发流程 (4)4 单元模块电路的设计和实现 (6)]抢答鉴别模块的设计与实现 (6)计时模块的设计与实现 (7)报警模块的设计与实现 (9)译码显示模块的设计与实现 (10)计分模块的设计与实现 (10)5 硬件调试 (14)总模块仿真结果 (14)引脚锁定 (14)…程序下载 (14)6 结论 (15)7 参考文献 (17)8 附录 (18)：1 前言人类社会进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。
现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。
前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是EDA技术。
没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的,但是面对当今飞速发展的电子产品市场，设计师需要更加实用、快捷的EDA工具，使用统一的集体化设计，改变传统的设计思路，将精力集中到设计构想、方案比较和寻找优化设计等方面，需要以最快的速度，开发出性能优良、质量一流的电子产品，对EDA技术提出了更高的要求。
传统的EDA设计方法采用自底向上的设计方法，一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试，由于无法进行硬件系统功能仿真，如果某一过程存在错误，查找和修改十分不便，所以这是一种费时、费力的设计方法,而现代电子设计技术(EDA)是自顶向下且先进高效的。
在电子产品的设计理念、设计方式、系统硬件构成、设计的重用性、知识产权、设计周期等方面,EDA技术具有一定的优势。
所以本次设计的抢答器抛弃了传统的设计方法，选择了采用主流的EDA技术进行设计。
智力竞赛是“快乐学习”这一教育模式的典范，它采用在规定的一段时间内抢答和必答等方式，在给人们的生活带来乐趣的同时，也使参与者和观众在愉悦的氛围中学到一些科学知识和生活知识，因此很受大家的喜欢。
但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。
所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。
智能竞赛抢答器是一种应用十分广泛的设备，在各种竞赛、抢答场合中，它都能客观、迅速地判断出最先获得发言权的选手。
早期的抢答器只是由三个三极管、可控硅、发光管等器件组成的，能通过发光管的指示辨认出选手号码。
现在大多数智能抢答器都是由单片机或数字集成电路构成的，并且新增了许多功能，如选手号码显示，抢按前或抢按后的计时，选手得分显示等功能。
@2方案设计与论证一般来说，设计一台智能抢答器，必须能够准确判断出第一位抢答者，并且通过数显、蜂鸣这些途径能让人们很容易得知谁是抢答成功者，并设置一定的回答限制时间，让抢答者在规定时间内答题，主持人根据答题结果评出最终赢家。
所以我们在设计智能抢答器的模块需要满足鉴别、计时、数显、报警等功能，具体设计要求如下：（1）抢答器可容纳四组选手，并为每组选手设置一个按钮供抢答者使用；为主持人设置一个控制按钮，用来控制系统清零（组别显示数码管灭灯）和抢答开始。
（2）电路具有对第一抢答信号的锁存、鉴别和显示等功能。
在主持人将系统复位并发出抢答指令后，蜂鸣器提示抢答开始，计时显示器显示初始时间并开始倒计时，若参赛选手按下抢答按钮，则该组别的信号立即被锁存，并在组别显示器上显示该组别，同时扬声器也给出音响提示，此时，电路具备自锁功能，使其他抢答按钮不起作用。
·（3）如果无人抢答，计时器倒计时到零，蜂鸣器有抢答无效提示，主持人可以按复位键，开始新一轮的抢答。
（4）抢答器具有限时抢答的功能，且一次抢答的时间由主持人设定，当主持人启动开始键后，要求计时器采用倒计时，同时倒计时到0秒时扬声器会发出声响提示。
（5）参赛选手在设定的时间内抢答，则抢答有效，定时器停止工作，根据抢答结果由数码管显示选手的组别，并一直保持到主持人将系统清零为止。
本设计为四路智能抢答器，所以这种抢答器要求有四路不同组别的抢答输入信号，并能识别最先抢答的信号，抢答器共有三个输出显示，选手代号、计数器的个位和十位，它们输出全部为BCD码输出，这样便于和显示译码器连接。
当主持人按下控制键、选手按下抢答键或倒计时到时蜂鸣器短暂响起。
对回答问题所用的时间进行计时、显示、超时报警、预置答题时间，同时该系统还应有复位、倒计时启动功能。
依据系统的设计要求可知，系统的输入信号有：四组的抢答按钮A、B、C、D。
系统清零信号QDJB，系统时钟信号CLK，计分复位端JFRST，计时预置数控制端LDN，计时使能端EN，计时预置数调整按钮TA、TB。
系统的输入信号有：四个组抢答成功与否的指示控制信号输出口LEDA,LEDB，LEDC，LEDD，四组抢答时的计时控制显示信号若干，抢答成功组别显示的控制信号若干。
本系统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计时功能；组别显示功能；蜂鸣器提示功能。
对于需要显示的信息，需要增加或外接译码器，进行显示译码。
抢答开始时主持人按下抢答复位键（RST），系统进入抢答状态，计时模块输出初始信号给数码显示模块并显示出初始值。
当某参赛组抢先将抢答键按下时，系统将其余三路抢答信号封锁，同时扬声器发出声音提示，组别显示模块送出信号给数码显示模块，从而显示出该抢答成功组台号，并一直保持到下一轮主持人将系统清零为止。
主持人对抢答结果进行确认，随后，计时模块送出倒计时计数允许信号，开始回答问题，计时显示器则从初始值开始以计时。
计时至0时，停止计时，扬声器发出超时报警信号，以中止未回答完问题。
当主持人给出倒计时停止信号时，扬声器停止鸣叫。
…、；3软件介绍Quartus II简介\Max+plus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。
目前Altera已经停止了对Max+plus II 的更新支持。
Quartus II 是Altera公司继Max+plus II之后开发的一种针对其公司生产的系列CPLD/PGFA 器件的综合性开发软件，它的版本不断升级，从版到版，这里介绍的是Quartus II 版，该软件有如下几个显著的特点：该软件界面友好，使用便捷，功能强大，是一个完全集成化的可编程逻辑设计环境，是先进的EDA工具软件。
该软件具有开放性、与结构无关、多平台、完全集成化、丰富的设计库、模块化工具等特点，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
Quartus II支持Altera公司的MAX 3000A系列、MAX 7000系列、ACEX 1K系列、APEX 20K系列、APEX II系列、FLEX 6000系列、FLEX 10K系列，支持MAX7000/MAX3000等乘积项器件。
支持MAX II CPLD系列、Cyclone系列、Cyclone II、Stratix II 系列、Stratix GX系列等。
支持IP核，包含了LPM/MegaFunction宏功能模块库，用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。
Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。
该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。
Quartus 平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。
改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。
Quartus II数字系统开发流程（1）设计输入：包括原理图输入、HDL文本输入、EDIF网表输入、波形输入等几种方式。
（2）编译：先根据设计要求设定编译方式和编译策略，如器件的选择、逻辑综合方式的选择等；然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合、器件适配，并产生报告文件、延时信息文件及编程文件，供分析、仿真和编程使用。
/（3）仿真与定时分析：仿真和定时分析均属于设计校验，其作用是测试设计的逻辑功能和延时特性。
仿真包括功能仿真和时序仿真。
定时分析器可通过三种不同的分析模式分别对传播延时、时序逻辑性能和建立/保持时间进行分析。
（4）编程与验证：用得到的编程文件通过编程电缆配置PLD，加入实际激励，进行在线测试。
在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重新测试。
(·。
4单元模块电路的设计和实现根据对抢答器的功能要求，把要设计的系统划分为三个功能模块：抢答信号鉴别模块、计时模块和扬声器控制电路。
但是由于实际情况的限制，数码显示模块和计分模块没有放在总程序中。
抢答鉴别模块的设计与实现本模块主要是对参与抢答的四组谁先抢答做出判断，将抢答成功者的组别号进行显示，同时，与选手对应的LED灯会亮起，蜂鸣器发出2-3秒鸣叫，表明抢答成功。
用A、B、C、D分别代表参赛的四组，A1、B1、C1、D1则代表与之对应的各组的抢答按钮显示端，系统清零信号CLR，组别显示端G[3..0]。
抢答开始后，当有小组按下抢答键，抢答信号判定电路QDJB通过缓冲输出信号的反馈将本参赛组抢先按下按键的信号锁存，并且以异步清零的方式将其他参赛组的锁存器清零，组别显示和计时会保存到主持人对系统进行清零操作时为止。
A、B、C、D四组抢答从理论上来说，应该有16种可能情况，但是由于时钟信号的频率很高而且是在时钟信号上升沿的状况下才做出的鉴别，所以在这里四组同时抢答成功的可能性非常小，因此可以只设计四种情况，即A、B、C、D分别为0001、0010、0100、1000，这样使电路的设计得以简化。