SOI工艺技术
SOI工艺发展现状
SOI工艺发展现状
当前SOI工艺是先将硅片表面形成一层厚度约2.5μm或更薄
的绝缘层，然后在绝缘层上再生长一层厚度约为0.1μm的封
装层。
这种封装层可以使SOI器件与底层硅片隔离，减少底
层硅片对SOI器件性能的影响。
SOI工艺具有许多优点，包括低功耗、低电压操作、抗辐射、
高速运行以及抑制串扰等。
尤其是在集成电路领域，SOI技术
可以提供更高的性能和更低的功耗。
当前，SOI工艺已经得到了广泛的应用。
其中，三维集成电路（3D-IC）是SOI技术的一个重要应用领域。
3D-IC可以将多
个硅片堆叠在一起，通过利用SOI技术实现硅片与硅片之间
的隔离，提高器件集成度和性能。
此外，SOI工艺也在无线通信、光电子器件和微机电系统（MEMS）等领域得到了广泛的应用。
在无线通信领域，SOI
技术可以实现更好的射频性能和低功耗；在光电子器件领域，SOI技术可以实现更高的光电转换效率和更好的光学性能；在MEMS领域，SOI技术可以实现更高的灵敏度和更好的可靠性。
总之，当前SOI工艺的发展已经取得了显著的进展，并在多
个领域得到了广泛应用。
随着技术的不断进步和创新，相信SOI工艺将继续发展并取得更大的突破。
SOI工艺
SOI 基本工艺
SOI结构 SOI工艺 SOI优点
2
SOI 结构
（Silicon-On-Insulator，绝缘衬底上的硅）
3
形成SOI材料的技术
注氧隔离技术（SIMOX）
通过高能量、大剂量注氧在硅中形成埋氧化层. O+ 的剂量在1.8×1018cm-2左右；能量~200kev 埋氧化层把原始硅片分成2部分，上面的薄层硅用来 做器件，下面是硅衬底
SIMOX的基本工艺
(1)氧离子注入(剂量约为3×1017～ 2×1018cm-2)；
(2)高温(1350℃)热退火1～4小时；
(3)晶片清洗(即去掉表面微粒和沾污)。
形成SOI材料的技术
键合减薄技术（BE）
把2个生长了氧化层的硅片键合在一起，两个氧化层 通过键合粘在一起成为埋氧化层 其中一个硅片腐蚀抛光减薄成为做器件的薄硅膜，另 一个硅片作为支撑的衬底
形成SOI材料的技术
智能剥离技术（smart cut）
解决了如何用键合技术形成薄膜SOI材料 可以形成高质量的薄硅膜SOI材料
氧化层
1 硅片-A 硅片-B
2
H+
H+ 注入氢离子 键合 硅片பைடு நூலகம்A
3
低温退火；注氢 处微空腔内氢气 发泡；硅片剥离
硅片-A
硅片-B
键合界面
4 高温退火 ， 增加键合强度 ， 恢复顶层硅膜中引起的损伤 ；CMP抛光使表面平整
硅片-A
硅片-B
5
形成SOI片 硅片-A SOI 片
SOI技术的优越性
1.
每个器件都被氧化层包围，完全与周围的器件隔离， 从根本上消除了闩锁效应； 减小了pn结电容和互连线寄生电容
SOI及其制备工艺ppt
外延层质量差
可能是由于外延层沉积温度过高或过低、气体流 量不稳定等因素造成的。解决方法是控制外延设 备参数，保证外延层的质量。
硅片表面裂纹
可能是由于划片过程中参数设置不当或封装测试 过程中温度和压力控制不当造成的。解决方法是 控制划片和封装测试工艺参数，避免硅片表面产 生裂纹。
THANK YOU.
技术特点
该工艺具有剥离速度快、剥离精 度高、对衬底损伤小等优点，同 时可实现自动化生产。
应用领域
广泛应用于高质量SOI结构的制 备，如高频率、高功率器件和集 成电路等。
03
SOI材料性能及特性
SOI材料的物理性能
晶格结构
SOI材料的晶格结构通常是SiC或SiO2，具有高熔点、高弹性模 量和低热膨胀系数等特点。
02
紫外线和红外线防 护性
SOI材料能够阻挡紫外线和红外 线等短波长辐射，具有较好的防 护作用。
03
高温下的光学性能
SOI材料在高温下仍能保持良好 的光学性能，具有较高的应用价 值。
04
SOI的未来发展及前景
SOI技术的发展趋势
高速、高压、高温技术
为满足电力电子器件高效率、高频、高温工作需求，SOI技术将向高速、高压、高温方向发展。
制备工艺操作步骤及注意事项
• 硅片清洗时，需要控制清洗液的温度和时间，以避免硅片表面产生划痕和氧化。 • 热氧化时，需要控制氧气或水蒸气的流量和温度，以获得高质量的二氧化硅膜。 • 外延生长时，需要控制沉积温度和压力，以获得高质量的外延层。 • 离子注入时，需要控制注入的杂质种类和剂量，以获得所需的电学性能。 • 退火时，需要控制退火温度和时间，以获得均匀的杂质分布和良好的晶体质量。 • 划片时，需要控制切割设备和工艺参数，以避免硅片表面产生裂纹和破损。 • 封装测试时，需要进行有效的质量检测和可靠性评估，以保证产品的质量和可靠性。
soi工艺技术
soi工艺技术SOI工艺技术，也即硅绝缘体工艺技术（SOI：Silicon on Insulator），是一种用于集成电路制造的先进工艺技术。
SOI工艺技术通过在硅衬底和晶片间加入绝缘层，限制了电流的流动，从而提高电路的性能和可靠性。
SOI工艺技术的关键技术就是制备高质量的硅绝缘体材料。
硅绝缘体材料是一种特殊的材料，它具有很高的电阻率和绝缘性能。
通过将硅绝缘体材料嵌入到晶片中，可以有效地隔离晶片和硅衬底之间的电流，并减小晶体管的功耗和热量输出。
SOI工艺技术相比传统的CMOS工艺技术具有多方面的优势。
首先，SOI工艺技术可以显著提高电路的性能。
由于硅绝缘体材料限制了电流的流动，在晶体管工作时可以减少漏电流和串扰现象，提高了电路的速度和准确性。
此外，SOI工艺技术还可以降低电路的功耗。
由于晶片和硅衬底之间有绝缘层的存在，电流只能在晶背膜上流动，而无法通过硅衬底散热，从而降低了功耗，提高了电路的工作效率和稳定性。
SOI工艺技术还具有较好的集成度和可靠性。
由于绝缘层的存在，继电器之间的互相影响和干扰减少，因此可以实现更高的集成度。
同时，SOI工艺技术还可以提高电路的可靠性，减少硅衬底上的电子元件受到辐射或电磁波干扰的影响。
然而，SOI工艺技术也存在一些挑战和限制。
首先，SOI工艺技术的制造成本较高。
嵌入硅绝缘体材料需要额外的材料和设备，增加了制造成本。
其次，SOI工艺技术对设备和工艺有较高的要求。
制造SOI器件需要高精度的掺杂、整合和退火等工艺步骤，因此对设备和工艺工程师的技术水平要求较高。
总之，SOI工艺技术是一种具有广阔应用前景的先进制造技术。
它可以显著提高集成电路的性能和可靠性，降低电路的功耗，并实现更高的集成度和稳定性。
尽管SOI工艺技术面临一些挑战和限制，但随着技术的不断进步和成本的降低，相信其在未来会得到进一步的应用和推广。
SOI的简介及其制备技术
题目(中) SOI的简介及其制备技术(英) The introduction and preparation technology SOI姓名与学号指导教师 _年级与专业所在学院SOI的简介及其制备技术[摘要]SOI材料被誉为“二十一世纪硅集成电路技术”的基础，他可以消除或者减轻体硅中的体效应、寄生效应以及小尺寸效应等，在超大规模集成电路、光电子等领域有广阔的应用前景。
介绍了主要隔离、智能隔离、硅片玻璃以及外延层转移等集中主要的制备SOI材料的方法以及近期相关的研究成果。
本文将以初学者为对象，简单地介绍SOI极其制备技术。
[关键词] SOI 硅材料多孔硅多晶硅键合技术[正文]SOI简介SOI，全称：Silicon-On-Insulator，即绝缘衬底上的硅，也称为绝缘体上的硅。
SOI技术是在顶层硅和背衬底之间引入了一层埋氧化层，是一种具有独特的“Si／绝缘层／Si”三层结构的新型硅基半导体材料。
它通过绝缘埋层（通常）实现了器件和衬底的全介质隔离。
为SiO2下面就SOI的发展、优点、分类以及发展前景进行简单介绍。
虽然SOI技术出现了很久，但是取得突破性进展是在20世纪80年代后期。
以SOI材料具有了体硅等其他硅材料所无法比拟的优点：1）速度高----全耗尽SOI器件具有迁移率高、跨导大、寄生电容小等优点使SOI CMOS 具有极高的速度特性。
2）功耗低----全耗尽SOI器件漏电流小，静态功耗小；结电容与连线电容均很小，动态功耗小。
3）集成密度高----SOI采用介质隔离，不需要制备体硅CMOS电路的阱等复杂隔离工艺，器件最小间隔仅取决于光刻和刻蚀技术的限制。
4）成本低----SOI技术除了衬底材料成本高于硅材料外，其他成本均低于体硅。
SOI CMOS 的制造工艺比体硅至少少3块掩模板，减少13~20%的工序。
5）抗辐照特性好---全介质隔离结构，彻底消除体硅电路中的闩锁效应。
且具有极小的结面积，因此具有非常好的抗软失效，瞬时辐照和单粒子翻转能力。
soi原理
soi原理SOI原理。
SOI（Silicon on Insulator）是指在绝缘层上生长晶体硅层，形成绝缘层-硅层-衬底层的结构。
SOI技术是目前半导体制造领域的热门技术之一，它可以提高集成电路的性能和可靠性，同时降低功耗和成本。
SOI原理的研究和应用对于半导体产业的发展具有重要意义。
首先，SOI技术可以提高集成电路的性能。
由于SOI结构中硅层与衬底层之间有绝缘层隔离，可以有效减少电子和空穴的散射，从而降低电阻和电容的影响，提高晶体管的开关速度和工作频率。
此外，SOI器件还可以减小电荷耦合效应和互连电容，提高信号传输的速度和稳定性。
其次，SOI技术可以降低集成电路的功耗。
在SOI器件中，由于硅层与衬底层之间有绝缘层隔离，可以减小静态功耗和动态功耗。
同时，SOI器件在高温环境下的性能稳定性也更好，可以降低功耗和延长器件的使用寿命。
此外，SOI技术还可以降低集成电路的成本。
由于SOI器件可以实现更高的集成度和更小的尺寸，可以减少硅片的面积和材料消耗，降低制造成本。
同时，SOI技术还可以提高晶体管的可靠性和稳定性，减少故障率和维护成本。
总之，SOI技术是一种能够提高集成电路性能、降低功耗和成本的重要技术。
通过对SOI原理的深入研究和应用，可以推动半导体产业的发展，促进信息技术的进步，为人类社会的发展做出更大的贡献。
在未来，随着半导体技术的不断进步和创新，SOI技术将会得到更广泛的应用，为人类社会带来更多的便利和福祉。
我们期待着SOI技术在集成电路领域发挥更大的作用，为人类社会的发展和进步做出更大的贡献。
soi工艺技术结点
soi工艺技术结点SOI（Silicon on Insulator）工艺技术是一种将硅膜覆盖在绝缘层上制造芯片的方法。
SOI工艺技术的提出，使得芯片具有了更高的集成度和更低的功耗，对于提升芯片性能，降低功耗和增加功能具有重要意义。
本文将对SOI工艺技术的结点进行解析。
首先，SOI工艺技术的第一个结点是厚SOI。
厚SOI是指硅层的厚度大于1000nm，绝缘层的厚度大于500nm。
厚SOI结构可以提供更好的隔离效果，减少了SOI芯片的串扰和互干扰问题，提高了芯片的可靠性。
此外，厚SOI结构还可以减小体效应，获得更好的电特性。
第二个结点是薄SOI。
薄SOI是指硅层的厚度小于100nm，绝缘层的厚度小于150nm。
薄SOI结构克服了传统CMOS工艺中的电源耦合效应和退化的热效应问题，提高了芯片的性能和功耗。
薄SOI结构适合制造高速、低功耗的移动设备芯片，如智能手机芯片和移动互联网芯片。
第三个结点是PD（Partial Depletion）SOI。
PD SOI结构是一种通过在硅层和绝缘层之间加入陷阱层的方式，使得硅层中只有部分区域被载流子填充的结构。
PD SOI结构可以有效地抑制导体和耗尽层之间的NLDMOS效应，提高芯片的压降和开关速度。
第四个结点是FD（Fully Depleted）SOI。
FD SOI结构是指硅层的厚度小于50nm，绝缘层的厚度小于100nm，能够实现完全耗尽的结构。
FD SOI结构具有更低的功耗和更高的开关速度，适用于制造高性能计算芯片和低功耗射频芯片。
第五个结点是UTBB（Ultra-Thin Body and Box）SOI。
UTBB SOI结构是指将硅层的厚度控制在几个纳米级别来制造芯片的工艺技术。
UTBB SOI结构具有更低的功耗、更高的开关速度和更小的器件尺寸，适用于制造终端设备的处理器芯片、高性能图像传感器和低功耗物联网芯片。
总之，SOI工艺技术的结点涵盖了厚SOI、薄SOI、PD SOI、FD SOI和UTBB SOI等。
SOI技术
SOI技术原理与应用1. SOI技术简介SOI是指绝缘层上的硅，SOI材料研究已有20多年的历史，发展了多种SOI 圆片制造技术，其中包括Bonding、激光再结晶、注氧隔离（SIMOX, Separation by Implanted Oxygen）、智能剥离（Smart-cut）以及最近发展起来的等离子浸没式离子注入技术（PIII）。
注氧隔离是目前最成熟的SOI制造技术，也是目前研究最多的SOI材料。
SOI (Silicon-On-Insulator)是一种用于集成电路制造的新型原材料，替代目前大量应用的体硅(Bulk Silicon) 。
SOI有三层组成，表面是一层薄薄的单晶硅(Top Silicon, 从200埃到几微米，取决与不同的应用) ，用于制造器件；下面是一层依托在体硅上的绝缘材料(见图一)。
这种绝缘体材料和硅自然是越接近越好，所以绝缘层通常用二氧化硅制造，称为氧化埋层（BOX，Buried Oxide ，大约1000-4000埃）。
SOI材料具有体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、拓宽器件工作温度范围，工艺简单、提高抗辐射性能、短沟道效应小及特别适用于低压低功耗电路等优势，被国际上公认为是“二十一世纪的微电子技术”和“新一代硅”，将成为今后集成电路制造的主流技术。
图1 体硅和SOI材料2．SOI材料器件结构和特点我们从一个CMOS反相器剖面图来看一下SOI器件的特点，图2和图3是体硅和SOI 上的CMOS器件的剖面图，CMOS集成电路的核心是由一对互补的MOS晶体管连接组成的反相器，在体硅圆片上，MOS晶体管被制造在一对掺杂的N阱和P阱上；在SOI圆片上，MOS晶体管直接制造在顶层硅上，被BOX 隔离。
图2 CMOS inverter on Bulk图3 CMOS Inverter On SOIMOS晶体管从源极到漏极的电流受栅极电压的控制，对于体硅上制造的MOS 晶体管，在信号转换时源极和漏极周围的区域的局部电荷必需耗尽，转换速度下降。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SOI技术发展的新机遇
SOI技术挑战和机遇
器件尺寸缩小，改善了ULSI的性能： 速度、集成度、成本等，也带来了很 多问题
一类是灾难性的，影响器件功能及可靠 性，其中最突出的是热载流子效应 一类是造成动态节点的软失效，在 DRAM中这个问题尤为重要
降低电源电压已成为解决以上 问题的主要措施
SOI技术挑战和机遇
影响降低电源电压的因素
体效应 寄生结电容 当电源电压降低时，会使电路驱动 电流减小、泄漏电流增加，引起电 路的速度下降和功耗增加
SOI是最佳选择
SOI技术挑战和机遇
存储器：
1993 年 Motorola 首先利用 0.5 微米工艺研制出 电源电压小于2V的1K SRAM IBM公司制成在1V电压下工作的512K SRAM， 1997年，IBM又发布了利用0.25微米CMOS工 艺加工的FDSOI 1M/4M SRAM，其电源电压 仅为1.25V 韩 国 三 星 生 产 了 电 源 电 压 为 1V 的 0.5 微 米 DRAM，同年，16M SOI DRAM也面世了
这个障碍目前正被逐渐清除 SOI 材 料 制 备 的 两 个 主 流 技 术 —— SIMOX和BOUNDED SOI最近都有了重 大进展
SOI技术挑战和机遇
SIMOX材料：
最新趋势是采用较小的氧注入剂量
显著改善顶部硅层的质量 降低SIMOX材料的成本 低注入剂量 (~ 41017/cm2)的埋氧厚度薄： 800～1000Å 退 火 温 度 高 于 1300℃ ， 制 备 大 面 积 (300mm)SIMOX材料困难
SOI是最佳选择之一
SOI技术的特点
SOI技术
SOI：Silicon-On-Insulator 绝缘衬底上的硅
Si SiO2 Si
SOI技术的特点
速度高：
迁移率高：器件纵向电场小，且反型层 较厚，表面散射作用降低 跨导大 寄生电容小：寄生电容主要来自隐埋二 氧化硅层电容，远小于体硅MOSFET中 的电容，不随器件按比例缩小而改变， SOI的结电容和连线电容都很小
特征尺寸（nm） 180 存贮器生产阶段 256M 产品代 MPU芯片功能数 23.8 （百万晶体管） 硅片直径(mm) 在 生 产 阶 段 DRAM 封装后单 位比特价（百万 分之一美分） 200
47.6 200 300 300
95.2 300 300
190 300
539 300
1523 300
4308 450
SOI技术挑战和机遇
键合(Bonded)技术：
硅膜质量高 埋氧厚度和硅膜厚度可以随意调整 适合于功率器件及MEMS技术 硅膜减薄一直是制约该技术发展的重要 障碍 键合要用两片体硅片制成一片SOI衬底， 成本至少是体硅的两倍
SOI技术挑战和机遇
Smart-Cut技术是一种智能剥离技术
前工序 后工序 辅助工序
前工序：集成电路制造工序
图形转换：将设计在掩膜版(类似于照
相底片)上的图形转移到半导体单晶片上
掺杂：根据设计的需要，将各种杂质掺
杂在需要的位臵上，形成晶体管、接触等
制膜：制作各种材料的薄膜
前工序：集成电路制造工序
图形转换：
光刻：接触光刻、接近光刻、投影光刻、电 子束光刻 刻蚀：干法刻蚀、湿法刻蚀
15
7.6
3.8
1.9
0.24
1999 Edition （ SIA美 EECA欧 EIAJ日
KSIA南朝鲜 TSIA台）
器件尺寸缩小带来一系列问题
体硅CMOS电路
寄生可控硅闩锁效应子化效应、隧穿 效应、短沟道效应、窄沟道效应、漏感应势垒降低效 应、热载流子效应、亚阈值电导效应、速度饱和效应、 速度过冲效应 严重影响了器件性能
具有非常好的抗软失效、瞬时 辐照和单粒子(粒子)翻转能力
载能粒子射入体硅和SOI器件的情况
SOI技术的特点
成本低：
SOI技术除原始材料比体硅材料价格高 之外，其它成本均少于体硅 CMOS/SOI电路的制造工艺比典型体硅 工艺至少少用三块掩膜版，减少13～20 ％的工序 使相同电路的芯片面积可降低 1.8 倍， 浪费面积减少30％以上 美 国 SEMATECH 的 研 究 人 员 预 测 CMOS/SOI电路的性能价格比是相应体 硅电路的2.6倍
SOI技术挑战和机遇
SOI器件与电路的EDA技术发展 缓慢，已经成为影响SOI技术广 泛应用的一个重要原因
体硅的EDA工具已经非常完善 SOI的EDA工具相对滞后：SOI器 件是一个五端器件，建立SOI器件、 电路模型要比体硅器件复杂得多
SOI技术挑战和机遇
体硅技术迅速发展和巨大成功抑制了人们 投入SOI技术研究的热情
SOI器件和电路 制造工艺
主要内容
集成电路制备工艺 SOI的挑战与机遇 SOI器件和电路制备技术 几种新型SOI电路制备技术
集成电路设计与制造的主要流程框架
系 统 需 求
设计
掩膜版
芯片制 造过程
单晶、外 延材料
芯片检测
封装
测试
芯片制造过程
硅片
—制造业—
由氧化、淀积、离子注入或蒸 发形成新的薄膜或膜层
SOI技术挑战和机遇
CPU：功耗与速度的矛盾突出
IBM 公司报道了采用 0.13m SOI 工艺研制的微处理器电路的功耗比 相应体硅电路低1/3，速度增加35％， 性能提高 20~30 ％，而成本仅增加 10％ AMD已经全面生产低压SOI CPU
SOI器件与电路 制备技术
SOI(Silicon-On-Insulator: （绝缘衬底上的硅)技术
SOI将成为继硅外延片之后 的下一代硅材料
智能剥离 SOI工艺 流程图 (SMART CUT SOI)
SOI技术挑战和机遇
浮体效应是影响 SOI 技术广泛应用的 另一原因
对SOI器件的浮体效应没有一个清楚的 认识 如何克服浮体效应导致的阈值电压浮动、 记忆效应、迟滞效应等对实际电路的影 响，还不很清楚 浮体效应可以导致数字电路的逻辑失真 和功耗的增大
SOI技术挑战和机遇
抑制浮体效应
Ar注入增加体/源结漏电 LBBC结构 在源区开一个P区通道 肖特基体接触技术 场屏蔽隔离技术 这些技术都存在各种各样的自身缺陷， 不能被广泛接受
SOI技术挑战和机遇
全耗尽SOI MOSFET可以抑制浮 体效应，并有良好的亚阈特性和 短沟效应
控制超薄FD SOI MOSFET的阈值 电压比较困难 阈值电压与硅膜厚度的关系极为敏 感 较大的寄生源漏电阻等
掺杂：
离子注入 扩散 退火
制膜：
氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
后工序
划片 封装 测试 老化 筛选
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
隔离技术
PN结隔离 场区隔离 绝缘介质隔离 沟槽隔离
SOI器件与体硅器件的饱和漏 电流之比与电源电压的关系
SOI技术的特点
SOI 结构有效克服了体硅技术的不足，充 分发挥了硅集成技术的潜力 Bell实验室的H. J. Leamy将这种接近理想 的器件称为是下一代高速CMOS技术 美国SEMATECH公司的P.K.Vasudev也预 言，SOI技术将成为亚 100纳米硅集成
器件隔离区所占芯片面积相对增大
寄生电容增加 影响了集成度及速度的提高
克服上述效应，采取的措施
工艺技术
槽隔离技术 电子束刻蚀 硅化物 中间禁带栅电极
降低电源电压
在体硅 CMOS 集成电路中，由于体效应的作用， 降低电源电压会使结电容增加和驱动电流减小， 导致电路速度迅速下降
急需开发新型硅材料及探索新型高性能器件 和电路结构，充分发挥硅集成技术的潜力：
10 G
Giga 100 M 10 M Mega Kilo 1970 1980 1990
导入期
成熟期
Pentium
PentiumPro
Moore’s Law
2000 2010
半导体发展计划（SIA 1999年版）
年 份 1999 2000 165 2001 150 512M 2002 130 2003 120 1G 2004 110 2005 100 2G 2008 70 2011 50 16G 2014 35
SOI 挑战与机遇
晶体管和集成电路的发明 拉开了人类信息时代的序幕
1947年12月Schockley 等三人发明晶体管， 1956年获得诺贝尔奖
1958年Kilby发明第一 块集成电路， 2000 年 获诺贝尔物理学奖
微处理器的性能
8080 8086 80286 80386 80486
100 G
LOCOS
隔离工艺
沟槽隔离工艺
接触与互连
Al是目前集成电路工艺中最常用的金 属互连材料 但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
目前，互连线已经占到芯片总面积的 70～80%；且连线的宽度越来越窄， 电流密度迅速增加
技术的主流工艺
应用领域：高性能 ULSI 、 VHSI 、高压、 高温、抗辐照、低压低功耗及三维集成
SOI技术的 挑战和机遇
SOI技术挑战和机遇
SOI材料是SOI技术的基础
SOI 技术发展有赖于 SOI 材料的不断进 步，材料是SOI技术发展的主要障碍