晶振串联电阻与晶振并联电阻的作用
晶振旁边挂10M电阻作用
电阻的作用是将电路内部的反向器加一个反馈回路，形成放大
器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由
于晶体的 Q 值非常高，因此电阻在很大的范围变化都不会影响输出
频率。过去，曾经试验此电路的稳定性时，试过从 100K～20M 都可
以正常启振，但会影响脉宽比的。
晶体的 Q 值非常高, Q 值是什么意思呢？ 晶体的串联等效阻抗
积分: 120 专家等级:
hhucwyd 发表于 2011-9-29 16:07 | 只看该作者 回复 引用 返回版面 TOP 得分：0
6 楼： 一份电路在其输出端串接了一个 22K 的电阻，在其输出 端和输入端之间接了一个 10M 的电阻，这是由于连接晶振的芯片端 内部是一个线性运算放大器，将输入进行反向 180 度输出，晶振处的 负载电容电阻组成的网络提供另外 180 度的相移，整个环路的相移 360 度，满足振荡的相位条件，同时还要求闭环增益大于等于 1，晶 体才正常工作。
方形有源晶振引脚分布： 1、正方的，使用 DIP-8 封装，打点的是 1 脚。 1-NC； 4-GND； 5-Output； 8-VCC 2、长方的，使用 DIP-14 封装，打点的是 1 脚。 1-NC； 7-GND； 8-Output； 14-VCC BTW： 1、电源有两种，一种是 TTL，只能用 5V，一种是 HC 的， 可以 3.3V/5V 2、边沿有一个是尖角，三个圆角，尖角的是一脚，和打点 一致。 Vcc out NC（点） GND
晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在 高增益的线性区，一般在 M 欧级，输出端的电阻与负载电容组成网 络，提供 180 度相移，同时起到限流的作用，防止反向器输出对晶振 过驱动，损坏晶振。
时钟电路设计概述-数字电路设计
时钟电路设计概述-数字电路设计本⽂⼀般性地讲解了数字电路设计中的时钟电路设计，包括有源晶振，⽆源晶振，时钟缓冲器，并探讨了有关EMC，端接电阻和信号完整性的设计要点，设计经验来⾃于⽣花通信（Signalsky）的数字电路设计⼯程师。
时钟信号产⽣电路先看图1中的两个时钟电路，不⽤我说，相信读者⼀眼就可以看得出来，左边的那个是有源晶振电路，右边的是⽆源晶振电路。
图1 两个时钟电路振荡器就是可以产⽣⼀定频率的交变电流信号的电路晶体振荡器，简称晶振，是利⽤了晶体的压电效应制造的，当在晶⽚的两⾯上加交变电压时，晶⽚会反复的机械变形⽽产⽣振动，⽽这种机械振动⼜会反过来产⽣交变电压。
当外加交变电压的频率为某⼀特定值时，振幅明显加⼤，⽐其它频率下的振幅⼤得附加外部时钟电路，⼀般是⼀个放⼤反馈电路，只有⼀⽚晶振是不能实现震荡的多，产⽣共振，这种现象称为压电谐。
晶振相对于钟振⽽⾔其缺陷是信号质量较差，通常需要精确匹配外围电路（⽤于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。
如果把完整的带晶体的振荡电路集成在⼀块，可能再加点其它控制功能集成到⼀起，封装好，引⼏个脚出来，这就是有源晶振，时钟振荡器，或简称钟振。
英⽂叫Oscillator，⽽晶体则是Crystal。
可以说Oscillator是Crystal经过深加⼯的产品，⽽Crystal是原材料。
好多钟振⼀般还要做⼀些温度补偿电路在⾥⾯。
让振荡频率能更加准确。
相对于⽆源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，⽽且价格⾼。
典型⽆源晶振电路图2是典型的⽆源晶振电路。
图2 典型的⽆源晶振电路与晶振并联的电阻的作⽤与晶振并联的电阻R4是反馈电阻，是为了保证反相器输⼊端的⼯作点电压在VDD/2，这样在振荡信号反馈在输⼊端时，能保证反相器⼯作在适当的⼯作区。
虽然去掉该电阻时，振荡电路仍⼯作了。
但是如果从⽰波器看振荡波形就会不⼀致了，⽽且可能会造成振荡电路因⼯作点不合适⽽停振。
单片机晶振电路详解
单片机晶振电路详解
晶振电路晶振是晶体振荡器的简称在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络电工学上这个网络有两个谐振点以频率的高低分其中较低的频率是串联谐振较高的频率是并联谐振由于晶体自身的特性致使这两个频率的距离相当的接近在这个极窄的频率范围内晶振等效为一个电感所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路由于晶振等效为电感的频率范围很窄所以即使其他元件的参数变化很大这个振荡器的频率也不会有很大的变化晶振有一个重要的参数那就是负载电容值选择与负载电容值相等的并联电容就可以得到晶振标称的谐振频率
一般的晶振振荡电路都是在一个反相放大器(注意是放大器不是反相器)的两
端接入晶振再有两个电容分别接到晶振的两端每个电容的另一端再接到地这两个电容串联的容量值就应该等于负载电容请注意一般IC 的引脚都有等效输入电容这个不能忽略
一般的晶振的负载电容为15pF 或12.5pF 如果再考虑元件引脚的等效输入电容则两个22pF 的电容构成晶振的振荡电路就是比较好的选择
如上图:晶振是给单片机提供工作信号脉冲的这个脉冲就是单片机的工作速度比如12M 晶振单片机工作速度就是每秒12M 当然单片机的工作频率是有范围的不能太大一般24M 就不上去了不然不稳定
晶振与单片机的脚XTAL0 和脚XTAL1 构成的振荡电路中会产生偕波(也就
是不希望存在的其他频率的波) 这个波对电路的影响不大但会降低电路的时钟振荡器的稳定性为了电路的稳定性起见ATMEL 公司只是建议在晶振的两引脚处接入两个10pf-50pf 的瓷片电容接地来削减偕波对电路的稳定性的影响所。
为何在晶振两端并上由两个小的电容串联的呢
为何在晶振两端并上由两个小的电容串联的呢？而且在中间往往接地？这样设计对电路有什么作用呢？这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。
它会影响到晶振的谐振频率和输出幅度，也是使振荡频率更稳定。
实际上就是电容三点式电路的分压电容, 接地点就是分压点。
以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的。
当两个电容量相等时, 反馈系数是0.5, 一般是可以满足振荡条件的,但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
如下图的连接方式：外接时大约是数pf到数十pf，依频率和石英晶体的特性而定，需要注意的是这两个串联的值是并联在谐振回路上的，会影响振荡频率。
当两个电容量相等时，反馈系数时0.5，一般是可以满足谐振条件的，但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量。
设计考虑事项：1．使晶振，外部电容与IC之间的信号尽可能的保持最短。
当非常低的电流流过IC晶振振荡器时，如果线路太长，会使它对EMC.ESD与串扰产生非常敏感的影响，而且长线路还会给振荡器增加寄生电容。
2．尽可能将其他时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。
3．当心晶振和地的走线4．将晶振外壳接地如果实际的负载电容配置不当，第一会引起线路参考频率的误差，另外如在发射接收电路上会使晶振的震荡幅度下降（不在峰点），影响混频信号的信号强度与信噪。
当波形出现削峰，畸变时，可增加负载电阻调整。
（几十K到几百K），要稳定波形是并联一个1M左右的反馈电阻。
晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。
由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。
晶振等效电路中的各个参数
晶振等效电路中的各个参数
在晶振的等效电路中，有几个重要的参数，包括：
1. 谐振频率（Resonance Frequency）：晶振的谐振频率是指在晶体的压电效应下，电路中产生的机械振动的频率。
这个频率是晶振的主要特性，通常以 MHz 或 kHz 为单位表示。
2. 负载电容（Load Capacitance）：负载电容是指与晶振并联的电容，它会影响晶振的谐振频率和工作稳定性。
负载电容的大小需要根据具体的晶振规格和应用要求来选择。
3. 动态电阻（Dynamic Resistance）：动态电阻是指晶振在谐振频率下的等效电阻。
它反映了晶体在振动过程中的能量损耗，动态电阻的值越小，晶振的能量损耗就越小，效率就越高。
4. 激励电平（Excitation Level）：激励电平是指晶振所需的最小驱动功率。
晶振需要一定的激励电平时才能正常工作，如果激励电平过低，晶振可能无法起振或工作不稳定。
5. 品质因数（Quality Factor）：品质因数是衡量晶振谐振特性的参数，它反映了晶振的频率选择性和能量损耗。
品质因数越高，晶振的频率稳定性和抗干扰能力就越强。
这些参数对于晶振的设计、选择和应用非常重要。
在实际使用中，需要根据具体的应用需求和晶振规格来确定合适的参数值，以确保晶振能够正常工作并满足性能要求。
如果你需要更详细的关于晶振等效电路中各个参数的信息，建议查阅相关的技术资料或咨询专业的工程师。
晶振负载电容及电阻
晶振负载电容及电阻晶振是晶体振荡器的简称，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。
由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。
这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。
晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。
一般的晶振振荡电路都是在一个反相放大器（注意是放大器不是反相器）的两端接入晶振，再有两个电容分别接到晶振的两端，每个电容的另一端再接到地，这两个电容串联的容量值就应该等于负载电容，请注意一般IC的引脚都有等效输入电容，这个不能忽略。
一般的晶振的负载电容为15p或12.5p ，如果再考虑元件引脚的等效输入电容，则两个22p的电容构成晶振的振荡电路就是比较好的选择。
晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电压，但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更换晶振时要同时更换外围的电路。
有源晶振不需要芯片的内部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。
每种芯片的手册上都会提供外部晶振输入的标准电路，会表明芯片的最高可使用频率等参数，在设计电路时要掌握。
与计算机用CPU 不同，单片机现在所能接收的晶振频率相对较低，但对于一般控制电路来说足够了。
另外说明一点，可能有些初学者会对晶振的频率感到奇怪，12M、24M之类的晶振较好理解，选用如11.0592MHZ的晶振给人一种奇怪的感觉，这个问题解释起来比较麻烦，如果初学者在练习串口编程的时候就会对此有所理解，这种晶振主要是可以方便和精确的设计串口或其它异步通讯时的波特率。
关于反相器与晶振组成振荡电路（精）
关于反相器与晶振组成振荡电路（精）问题：从网上看的反相器晶体振荡电路，都和反相器有一个并联电阻，起反馈作用。
但是我实际操作时为什么能有这个电阻呢？有了就不振荡了。
只需把反相器与晶体并联就行了，这个是为什么呢？望指点！回答：之所以你看到的有关反相器晶体振荡器的电路上都有并联一个电阻，是因为此时的反相器是一个真正意义上的反相器，即它的放大倍数趋近于无穷大，而要想构成一个振荡器，要求放大电路有一个合适的增益，这个增益并非越大越好，因此通常会加入反馈电阻降低电路的增益为一个合适的值，这就是加入电阻的作用。
你在实际中遇到的不用并联电阻就可以工作的反相器，它本身的增益不是无穷大，而是一个相对合适的数值，这样的反相器如果并联上电阻反而会因为增益过低而无法振荡。
反相器？太笼统！振荡器需要的是[反相放大器]，而不是[反相器]。
为了使反相器与晶振连接产生震荡，反相器必须偏置到电源的一半，才进入[防大区]。
电阻的作用就是偏置，使之进入线性放大区，构成震荡。
如果[反相器]本身就是工作在线性放大区，这个电阻可以去掉！如果保持原有放大器的放大倍数，又要加电阻，请用两个串联电阻替代原来的电阻，并且在两个电阻的中间的连接点上接一个电容到[地]。
让交流反馈为零，直流反馈为1。
保你成功！在这个例子中输入偏置是由输出端通过反馈电阻提供的，通过反馈输入端和输出端稳定在一个接近中点的点平上，构成了模拟放大器，所以这里的电阻是反馈电阻而不是偏置电阻。
不能因为它在反馈的同时提供了输入电流就简单地称其为偏置电阻。
谢谢两位得解答，受益非浅。
因为反相器是一个PMOS和一个NMOS组成得，接入并联晶振后成了一个放大器，使得晶振发起振荡？不知道我这样得理解是不是准确。
还有我想知道什么型号的反相器频率比较高？我使用74HC04和74HCT04两种的。
当晶振频率达到10MHz时出来的就成了锯齿波了，在4MHz左右时是方波，但是延时已较大了。
不知道有人用过没有，什么型号的能达到很高的频率方波？这种理解基本正确，要想构成正弦波振荡器，必须使用模拟的放大器，加入负反馈电阻就是构建模拟放大器的举措。
晶闸管可控硅两端并联电阻和电容的作用
晶闸管可控硅两端并联电阻和电容的作用
一、晶闸管
晶闸管（Thyristor）是一种三极电子开关，又称电子开关、可控硅（SCR）或可控整流器（ACR），它是由四种半导体材料：N型、P型硅片（半晶体）以及PN结夹挟层所组成。
在正常的工作电压下，晶闸管处于
关断状态，只有当其贴入一个适当的控制信号（比如电流或电压）后，晶
闸管才能变成导通状态，从而使回路导通。
二、可控硅
可控硅一般指多个PN结构的晶体管组成，以实现可控电压和可控电
流的功能。
它的特点是功耗低，速度快，耐压大。
目前常用的可控硅有双
结晶闸管、可控整流管、可控桥式整流管、可控双极管、可控多结晶闸管、可控晶振等。
它们均具有高耐压、高热稳定性、高效率、低功耗、高动态
响应速度等优点。
1、电阻：可控硅的两端连接一个并联电阻，是为了限定电流，若不
设置，当电流过大时，电压会升高，电流会变大，从而可能造成晶闸管烧毁；
2、电容：电容主要是用来补偿可控硅负载电流的波形，把负载电流
变成稳定的直流电流，并且电容能够改善其瞬态响应特性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶振串联电阻与晶振并联电阻的作用
和晶振串联的电阻常用来预防晶振被过分驱动。
晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。
用来调整drive level和发振余裕度。
晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。
电阻的作用是将电路内部的反向器加一个反馈回路，形成放大器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由于晶体的Q值非常高，因此电阻在很大的范围变化都不会影响输出频率。
过去，曾经试验此电路的稳定性时，试过从100K～20M都可以正常启振，但会影响脉宽比的。
Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?
下图所示的一个晶振电路中，
电路在其输出端串接了一个2M欧姆的电阻，在其输出端和输入端之间接了一个10M欧姆的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。
晶体的Q值非常高, 如何理解Q值高呢？晶体的串联等效阻抗是Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感，相当于电感的导线电阻很小很小。
Q一般达到10^-4量级。
为了避免信号太强打坏晶体的。
电阻一般比较大，一般是几百K。
串进去的电阻是用来限制振荡幅度的，并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右，主要用与微调频率和波形，并影响幅度，并进去的电阻就要看IC spec了，有的是用来反馈的，有的是为过EMI的对策。
可是转化为并联等效阻抗后，Re越小，Rp就越大，这是有现成的公式的。
晶体的等效Rp很大很大。
外面并的电阻是并到这个Rp上的，于是，降低了Rp值-----＞增大了Re -----＞降低了Q。
通过精确的分析还可以知道，对频率也会有很小很小的影响。
最后让我总结下晶振串联电子和并联电阻的四大作用：
1、电阻取值影响波形的脉宽。
2、并联降低谐振阻抗，使谐振器易启动；
3、配合IC内部电路组成负反馈、移相，使放大器工作在线性区；
4、限流防止谐振器被过驱；。