ad9858中文资料

合集下载

AD9850介绍AD9850中文资料

AD9850介绍AD9850中文资料

第13章DDS芯片AD9850/AD9851的设计13.1 硬件设计信号源作为现代电子产品设计和生产中的重要工具,必须满足高精度、高速度、高分辨率等要求。

本章基于DDS ( Direct Digital Synthesis ,直接数字频率合成)技术,采用AD9850 DDS芯片,采用F169单片机作为控制芯片,实现一种了简易信号发生器的设计,该信号发生器具有输出频率范围宽,可以输出正弦和方波两种波形,与键盘结合易于实现全数字化的设计。

13.1.1 AD9850 DDS芯片简介随着数字技术的飞速发展,用数字控制方法从一个参考频率源产生多种频率的技术,即直接数字频率合成(DDS)技术异军突起。

美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一。

AD9850采用CMOS工艺,其功耗在3.3V左右。

供电时仅为155mW,扩展工业级温度范围为-40~80℃,采用28脚SSOP表面封装形式。

AD9850的引脚排列如图13-1所示:LSB D0FQ-UD CLKIN AGND AVDDRSET QOUT QOUTBD4D5D6D7 MSBDGNDDVDORESETIOUTIOUTBAGNDAVDODACBL(NC)VINPVINN图13-1 AD9850的引脚图图13-2中层虚线内是一个完整的可编程DDS系统,外层虚线内包含了AD9850的主要组成部分。

图13-3为其组成框图。

图13-2 AD9850组成原理AD9850内含可编程DDS 系统和高速比较器,能实现全数字编程控制的频率合成[22]。

可编程DDS 系统的核心是相位累加器,它由一个加法器和一个N 位相位寄存器组成,N 一般为24~32。

每来一个外部参考时钟,相位寄存器便以步长M 递加。

相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。

正弦查询表包含一个正弦波周期的数字幅度信息,每一个地址对应正弦波中0°~360°范围的一个相位点。

基于AD9858的雷达信号波形产生器设计

基于AD9858的雷达信号波形产生器设计

基于AD9858的雷达信号波形产生器设计1 引言近年来,随着雷达技术的高速发展对雷达信号源的要求也越来越高。

宽工作频段、高输出功率、复杂多变的信号调制形式和信号的稳定度已成为衡量雷达信号源性能的重要指标。

ad9858是业界首款具有1 gs/s直接数字合成器(dds),10位d/a转换器,快速频率跳跃和精细调谐分辨率功能的单片解决方案,ad9858优良的性能使其适用于军事以及航空雷达的信号源设计。

2 雷达信号波形产生器雷达信号波形产生器在有源雷达整体结构中占有重要地位,能在低功率电平上产生雷达信号的基本波形,因而易于得到脉冲压缩和相参系统等所要求的复杂波形。

基本波形经过功率放大器后即可送至天线作为雷达输出信号。

图1所示为采用功率放大发射机和超外差接收机雷达的简化框图。

雷达系统普遍采用的发射信号大敛分为:单频脉冲、线性调频信号及编码调制信号。

为了增大探测距离,优化距离分辨率、速度分辨率等技术指标,通常可将这些信号组合来形成波形。

采用高速dds器件ad9858形成的波形信号具有高精度、高扫描率、抗干扰性好、截获率低等特性,而且硬件电路结构简单,有助于设备的小型化和集成化。

3 dds工作原理3.1 dds基本原理直接数字频率合成(dds)采用全数字结构,具有精确的频率分辨率、快速的频率转换时间以及可灵活产生多种信号等特点。

因此,dds已逐渐取代模拟方式。

dds由相位累加器、波形存储器和数模转换器等组成。

其原理:向dds写入频率控制字,经过相位累加器转换成瞬时相位,在外部参考时钟作用下,每个时钟周期相位累加器累加相位步进一次,然后对应到波形存储器中所存储的正弦函数查询表,不同的瞬时相位码输出不同的幅值编码,再将该幅值编码输出给数模转换器(d/a),把数字量转换为模拟量输出给低通滤波器,最后输出所需的信号。

3.2 ad9858简介与其他高速dds器件相比,ad9858内部集成有10位数模转换器,其频率分辨率为32位,最高输出频率可达400 mhz。

AD9850中文资料

AD9850中文资料
2.4 电气原理图
VC C4
2
U2
VCC CLK GND
16MHz
VCC
36 81
U21
DDS_D0 DDS_D1
4 3
D0
R
DDS_D2 DDS_D3
2 1
D A D1
D2
DA
DDS_D4 28 DDS_D5 27 DDS_D6 26 DDS_D7 25
W_CLK 7
FQ_UP
8
D3
IOUT
D4
D5
dds 芯片复位
A,@R1;
写入 5 个频率字
@DPTR,A
R1;
R0,PROC_9850;
A,#00H
DPTR,#FQ_UP ;装载频率字并启动转换
@DPTR,A ;
J1,J4 为总线插槽,具体管脚定义如下表:
符号
定义
引脚
功能说明
D0~D7
数据总线
4~11 D0~D7 /A0~A7 总线分时复用,非扩展
方式下可作为位控
A0~A7
低 8 位地址线 12~19
CS0~CS7
输 入 输 出 地 址 23~30 由处理器板中的 CPLD 对数据存储地址空间
段选择信号
中的高位地址线译码产生,占据最高的
图 0341-6 模块器件分布图
U2 为有源晶振;
J2 为电源,从上往下依次为:VCC,GND;
U21 为 AD9850;
J6 为电源插座;
J5 为 CPLD 下载编程接口;从左向右依次为:VCC,GND,TCK,TDO,TDI,TMS;
J3 信号输出端。从上到下依次为: SIN_OUT,GND,BUS_CLK,GND;

adc0808中文资料[整理版]

adc0808中文资料[整理版]

11.2.4 典型的集成ADC芯片为了满足多种需要,目前国内外各半导体器件生产厂家设计并生产出了多种多样的ADC芯片。

仅美国AD公司的ADC产品就有几十个系列、近百种型号之多。

从性能上讲,它们有的精度高、速度快,有的则价格低廉。

从功能上讲,有的不仅具有A/D转换的基本功能,还包括内部放大器和三态输出锁存器;有的甚至还包括多路开关、采样保持器等,已发展为一个单片的小型数据采集系统。

尽管ADC芯片的品种、型号很多,其内部功能强弱、转换速度快慢、转换精度高低有很大差别,但从用户最关心的外特性看,无论哪种芯片,都必不可少地要包括以下四种基本信号引脚端:模拟信号输入端(单极性或双极性);数字量输出端(并行或串行);转换启动信号输入端;转换结束信号输出端。

除此之外,各种不同型号的芯片可能还会有一些其他各不相同的控制信号端。

选用ADC芯片时,除了必须考虑各种技术要求外,通常还需了解芯片以下两方面的特性。

(1)数字输出的方式是否有可控三态输出。

有可控三态输出的ADC芯片允许输出线与微机系统的数据总线直接相连,并在转换结束后利用读数信号RD选通三态门,将转换结果送上总线。

没有可控三态输出(包括内部根本没有输出三态门和虽有三态门、但外部不可控两种情况)的ADC芯片则不允许数据输出线与系统的数据总线直接相连,而必须通过I/O接口与MPU交换信息。

(2)启动转换的控制方式是脉冲控制式还是电平控制式。

对脉冲启动转换的ADC芯片,只要在其启动转换引脚上施加一个宽度符合芯片要求的脉冲信号,就能启动转换并自动完成。

一般能和MPU配套使用的芯片,MPU的I/O写脉冲都能满足ADC芯片对启动脉冲的要求。

对电平启动转换的ADC芯片,在转换过程中启动信号必须保持规定的电平不变,否则,如中途撤消规定的电平,就会停止转换而可能得到错误的结果。

为此,必须用D 触发器或可编程并行I/O 接口芯片的某一位来锁存这个电平,或用单稳等电路来对启动信号进行定时变换。

AD9852中文资料

AD9852中文资料

AD9852的引脚说明:D7—D0: Pin1—8,并行编程模式下的8位并行数据I/O口。

A0—A5: Pin14—19,并行编程模式下的6位并行地址口。

其中,Pin 17与串行通信的复位端复用,Pin18与串行数据输出口复用(3线模式),Pin19与串行数据I/O口复用((2线模式)。

DVDD: Pin9,10,23,24,25,73,74,79,80,数字电路电源端,相对于数字地3.3V供电,3.135V—3.465V可保证设计指标。

DGND: Pinll,12,26,27,28,72,75,76,77,78,数字地。

AVDD: Pin31,32,37,38,44,50,54,60,65,模拟电路电源端,相对于模拟地3.3V供电,3.135V—3.465V可保证设计指标。

电路设计时,应加强DVDD和AVDD 之间的去藕,以防噪声相互串扰。

AGND: Pin33,34,39,40,41,45,46,47,53,59,62,66,67,模拟地。

NC: Pin13,35,57,58,63,内部无连接的引脚,布线时可以悬空。

I/O UD: Pin20,频率更新端口。

要向AD9852寄存器内写数据,先是写到端口的缓冲器里,等工作模式所需的数据写完后,再在此引脚上加一持续至少8个系统时钟周期的高电平,使DDS芯片按照所设置的方式运行。

频率更新也可以设置成内部更新模式,这时DDS按照UDC寄存器设置的值定时自动更新频率,同时输出持续8个系统时钟周期高电平的同步信号。

WRB/SCLK: Pin21,并行模式下的读控制端,与串行模式时钟信号输入端复用。

RDB/CSB: Pin22,并行模式下的写控制端,与串行模式片选端复用。

FSK/BPSK/HOLD: Pin29,多功能复用引脚。

FSK工作模式下,低电平选择频率F1,高电平选F2; BPSK模式时,低电平选相位1,高电平选相位2 ; Chirp模式时,高电平使DDS输出保持当前频率。

基于AD9858的雷达信号波形产生器设计

基于AD9858的雷达信号波形产生器设计

基于AD9858的雷达信号波形产生器设计
张新安;张毅锋;游志刚
【期刊名称】《国外电子元器件》
【年(卷),期】2008(000)005
【摘要】针对直接数字频率合成器(DDS)AD9858的特点及工作模式,提出了一种通过计算机并口控制AD9858的雷达信号波形产生器,可模拟产生高性能多波形复杂雷达发射源信号,该雷达信号波形发生器输出信号频率、相位、幅度可调,结构简单.
【总页数】3页(P5-7)
【作者】张新安;张毅锋;游志刚
【作者单位】解放军电子工程学院,安徽,合肥,230037;解放军电子工程学院,安徽,合肥,230037;解放军电子工程学院,安徽,合肥,230037
【正文语种】中文
【中图分类】TN95
【相关文献】
1.基于AD9858宽带雷达信号源的设计及应用 [J], 师鹏宇;杨洪丰;王磊
2.通过计算机并口控制AD9858的雷达信号波形产生器设计 [J], 张晋华
3.基于AD9858的雷达信号源设计与实现 [J], 吕艳;戚继明;奚玮
4.基于DDS芯片AD9858的复杂雷达信号模拟器设计 [J], 高旺;姚龙海
5.基于AD9858的宽带雷达信号源设计与实现 [J], 段龙辉
因版权原因,仅展示原文概要,查看原文内容请购买。

基于AD9858的线性调频信号源设计

基于AD9858的线性调频信号源设计

基于AD9858的线性调频信号源设计吴斌【摘要】AD9858是一款高性能DDS芯片,它集成了10位高速D/A转换器,能够输出频率高达450MHz的正弦波信号。

本文详细介绍了AD9858的工作流程及时序关系、寄存器的配置方法,以及基于AD9858的调频信号源硬件设计实现。

% The AD9858 is a high performance DDS chip with the integration of 10-bit D/A converter at high speed, from which the sine wave signal with the frequency of up to 450MHz is output. The paper introduces the work flow and time sequence relationship of the AD9858, as well as how to configure registers in the AD9858 and how to design and implement the hardware for the AD9858-based frequency-modulated signal source.【期刊名称】《现代导航》【年(卷),期】2013(000)003【总页数】4页(P231-234)【关键词】直接数字频率合成;调相;调频;倍频【作者】吴斌【作者单位】海军装备部驻西安地区军事代表局【正文语种】中文【中图分类】TN911.231 AD9858性能与功能描述直接数字合成器(DDS,Direct Digital Synthesis)以精准时钟为参考,利用数字化的方法直接产生相位可调、频率可调的正弦波信号。

DDS器件的推出,以其精确性、可靠性和多功能性极大地推动了雷达技术的发展。

目前,世界上许多芯片制造厂商都陆续推出了采用先进CMOS工艺生产的高集成度、多功能的高性能 DDS芯片,应用最广泛的是 AD公司的AD985X系列,尤其是AD9858。

ad9852cn

ad9852cn

AD9852中文应用资料包括了:基于AD9852的调制信号发生器的设计等几篇应用文章,方便网友朋友学习使用AD9852。

DDS原理与AD9852的结构基本的DDS是在高速存储器中放入正弦函数-相位数据表格,经过查表操作,将读出的数据送到高速DAC产生正弦波。

常用的可编程DDS系统如图1所示。

DDS系统由频率控制字、相位累加器、正弦查询表、D/A转换器和低通滤波器组成。

参考时钟一般为高稳定度的晶体振荡器,其输出用于同步DDS各组成部分的工作。

对于计数容量为2的相位累加器和具有M个相位取样点的正弦波波形存储器,若频率控制字为K,输出信号频率为fo,参考时钟频率为fc,则DDS系统输出信号的频率为:AD9852是由ADI公司生产的高性能DDS芯片,主要由DDS核心、寄存器、DAC、数字乘法器、反辛格函数滤波器、比较器、I/O接口等电路组成。

其系统功能框图如图2所示。

信号的产生AM信号的产生设需要产生一个载波频率为f0,调制频率为f 的幅度调制信号,则给AD9852输入一个4 8位的频率控制字,产生一个频率为f0的固定幅度的载波。

AD9852可以通过数字乘法器控制输出信号的幅度,要产生一个调制频率为f 的振幅调制信号,只需产生一系列随着调制信号幅度变化的幅度控制字,则可直接产生数字式的调幅波。

AM信号产生原理如图3所示。

FM信号的产生根据(1)式,通过改变频率控制字K,可以迅速改变输出信号的频率。

因此,FM信号的产生和前面的AM信号产生相似,按照调制信号幅度的变化,实时改变频率控制字使输出的频率随调制信号的幅度变化。

特别地,AD9852通过改变工作模式,可以产生线性调频信号(Chirp),通过改变时间步进量(斜率计数器)和频率步进量( 频率字)来产生不同斜率,从而实现非线性扫频。

FM信号产生原理如图4所示。

二进制PSK信号的产生两点(二元或两相位)相移键控是在预先设置好的两个14位相移量中快速切换。

其控制信号为芯片的一个管脚“BPSK”,“BPSK”端的逻辑状态选择相移量,当为低时,选择相位1;为高时,选择相位2。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

特点1 GSPS的内部时钟速度高达2 GHz的输入时钟(可选除以2)集成的10位D/ A转换器<145 dBc / Hz的相位噪声@ 1 kHz偏移输出频率为100兆赫(DAC输出)32位可编程频率寄存器简化8位并行和SPI®串行控制接口自动扫频功能4频剖面3.3 V电源供电功耗2 W典型集成的可编程电荷泵和相快速锁定电路与频率探测器隔离电荷泵提供至5 V综合2 GHz的混频器应用甚高频/超高频劳合成调谐器仪器仪表敏捷时钟合成蜂窝基站跳频合成器雷达SONET / SDH时钟合成一般说明AD9858的是特色经营,以1GSPS的10位DAC的直接数字合成器(DDS)。

AD9858的使用先进的DDS技术,加上内部的高速,高性能D / A转换,形成数字可编程的,完整的高频率合成器能够产生高达400兆赫的频率灵活的模拟输出正弦波。

AD9858的设计提供快速跳频和微调分辨率(32位频率控制字)。

被装入了AD9858的频率调整和控制字通过并行(8位)或串行加载格式。

AD9858的包含一个集成的电荷泵(CP)的合成需要一个高速DDS锁相环(PLL)的功能相结合的应用和相位频率检测器(PFD)。

模拟调音台,还提供片上的应用需要一个DDS,PLL和混频器的组合,如频率转换回路,调谐器,等。

在AD9858的时钟输入还设有一个分2,允许外部时钟,以高达2 GHz的高。

AD9858的指定工作在扩展工业温度范围-40°C至85°C目录功能................................................. .. (1)应用................................................. . (1)一般说明................................................ (1)功能块图............................................... .. (1)AD9858的,电气规格.............................................. .. 3绝对最高评分............................................... . (6)防静电注意事项................................................ . (6)引脚配置................................................ .. (7)引脚功能描述............................................... (8)典型性能特性 (10)论操作............................................... .. (15)概述................................................. (15)构件块................................................ (15)操作模式............................................... .. (17)同步................................................. . (19)在AD9858的编程............................................... (21)AD9858的应用建议 (29)评估委员会................................................ . (30)外形尺寸................................................ .. (31)警告................................................. .. (31)订购指南................................................ .. (31)修订历史11/03-Data表改变从启。

0到1 REV的。

一规格变化............................................... (5)移动静电谨慎.............................................. .. (6)移动引脚配置到.............................................. .. (7)移动引脚功能描述到............................................. .. 8到方程的变化............................................... . (19)三角洲频率爬升字的变化(DFRRW) (27)AD9858—ELECTRICAL SPECIFICA TIONSTable 1. Unless otherwise noted, VDD = 3.3 V ±5%, CPVDD = 5 V ±5%, RSET = 2 kΩ, CPISET = 2.4 kΩ, Reference Clock Frequency = 1 GHz.ParameterTempTest LevelMinTypMaxUnitREF CLOCK INPUT CHARACTERISTICS1, 2Reference Clock Frequency Range (Divider Off) Full VI 10 1000 MHz Reference Clock Frequency Range (Divider On) Full VI 20 2000 MHzDuty Cycle @ 1 GHz 25°C V 42 50 58 %Input Capacitance 25°C V 3 pFInput Impedance 25°C IV 1500 ΩInput Sensitivity Full VI –20 +5 dBmDAC OUTPUT CHARACTERISTICSResolution Full 10 BitsFull-Scale Output Current Full 5 20 40 mAGain Error Full VI –10 +10 % FSOutput Offset Full VI 15 μA Differential Nonlinearity Full VI 0.5 1 LSBIntegral Nonlinearity Full VI 1 1.5 LSBOutput Impedance Full VI 100 kΩV oltage Compliance Range Full VI A VDD – 1.5 A VDD + 0.5 V Wideband SFDR (DC to Nyquist)40 MHz FOUT Full V 60 dBc100 MHz FOUT Full V 54 dBc180 MHz FOUT Full V 53 dBc360 MHz FOUT Full V 50 dBc180 MHz FOUT (700 MHz REFCLK) Full IV 52 dBcNarrow-Band SFDR3340 MHz FOUT (±15 MHz) Full V82 dBc40 MHz FOUT (±1 MHz) Full V87 dBc40 MHz FOUT (±50 kHz) Full V 88 dBc100 MHz FOUT (±15 MHz) Full V81 dBc100 MHz FOUT (±1 MHz) Full V82 dBc100 MHz FOUT (±50 kHz) Full V 86 dBc180 MHz FOUT (±15 MHz) Full V74 dBc180 MHz FOUT (±1 MHz) Full V84 dBc180 MHz FOUT (±50 kHz) Full V 85 dBc360 MHz FOUT (±15 MHz) Full V75 dBc360 MHz FOUT (±1 MHz) Full V85 dBc360 MHz FOUT (±50 kHz) Full V 86 dBc180 MHz FOUT (±15 MHz) (700 MHz REFCLK) Full V 65 dBc180 MHz FOUT (±1 MHz) (700 MHz REFCLK) Full V 80 dBc180 MHz FOUT (±50 kHz) (700 MHz REFCLK) Full V 84 dBc OUTPUT PHASE NOISE CHARACTERISTICS (@ 103 MHz IOUT)@ 1 kHz Offset Full V –147 dBc/Hz@ 10 kHz Offset Full V –150 dBc/Hz@ 100 kHz Offset Full V –152 dBc/Hz OUTPUT PHASE NOISE CHARACTERISTICS (@ 403 MHz IOUT)@ 1 kHz Offset Full V –133 dBc/Hz@ 10 kHz Offset Full V –137 dBc/Hz@ 100 kHz Offset Full V –140 dBc/Hz OUTPUT PHASE NOISE CHARACTERISTICS (@ 100 MHz IOUT with 700 MHz REFCLK) @ 100 Hz Offset Full V –125 dBc/Hz@ 1 kHz Offset Full V –140 dBc/Hz@ 10 kHz Offset Full V –148 dBc/Hz@ 100 kHz Offset Full V –150 dBc/Hz@ 1 MHz Offset Full V–150 dBc/Hz@ 10 MHz Offset Full V–150 dBc/Hz PHASE DETECTOR AND CHARGE PUMPPhase Detector Frequency Full VI 150 MHzPhase Detector Frequency (Divide-by-4 Enabled)4 Full VI 400 MHz Charge Pump Sink and Source Current5 Full VI 4 mAFast Lock Current (Acquisition Only) Full VI 7 mAOpen-Loop Current (Acquisition Only) Full VI 30 mASink and Source Current Absolute Accuracy6 Full V 2.5 %Sink and Source Current Matching6 Full V 1 %Input Sensitivity PDIN and D IVIN (50 Ω)7Full IV –15 0 dBmInput Impedence PDIN and DIVIN (Single-Ended) Full V 1 kΩPhase Noise @ 100 MHz Input Frequency@ 10 kHz Offset Full V 110 dBc/Hz@ 100 kHz Offset Full V 140 dBc/Hz@ 1 MHz Offset Full V148 dBc/Hz Charge Pump Output Range8 Full V CPVDD V MIXERIFOUT9 Full V 400 MHz FRF Full VI 2 GHz FLO Full VI 2 GHz Conversion Gain Full VI 0.0 3.5 dBLO Level Full VI –10 +5 dBm RF Level Full VI –20 dBm AD9858的,电动的规格表1。

相关文档
最新文档