一种基于FPGA的新型光数据分析仪设计
基于FPGA的光电数据采集和处理采集系统设计毕业设计
武汉理工大学毕业设计（论文）基于FPGA的光电数据采集和处理采集系统设计学院（系）：专业班级：学生姓名：指导教师：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包括任何其他个人或集体已经发表或撰写的成果作品。
本人完全意识到本声明的法律后果由本人承担。
矚慫润厲钐瘗睞枥庑赖。
作者签名：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保障、使用学位论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权省级优秀学士论文评选机构将本学位论文的全部或部分内容编入有关数据进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
聞創沟燴鐺險爱氇谴净。
本学位论文属于1、保密囗，在年解密后适用本授权书2、不保密囗。
（请在以上相应方框内打“√”）作者签名：年月日导师签名：年月日本科生毕业设计（论文）任务书学生姓名：专业班级：指导教师：工作单位：设计（论文）题目：基于FPGA的光电数据采集与处理系统设计设计（论文）主要内容：1.文献调研，较全面的了解光电转换机理以及信号数据的处理2.掌握可编程逻辑器件的编程使用技巧3.设计一套数据采集系统，并完成对光信号的实时检测要求完成的主要任务：1、查阅不少于15篇的相关资料，其中英文文献不少于3篇，完成开题报告。
2、完成基于FPGA的光电数据采集系统的搭建与调试3、通过实验验证该系统的稳定与可靠4、完成不少于5000汉字的英文文献翻译；完成不少于12000字的论文。
必读参考资料：[1] 张洪润，张亚凡. FPGA/CPLD应用设计200例. 北京航空航天大学出版社.[2] 何宾. EDA原理及Verilog实现. 清华大学出版社.指导教师签名：系主任签名：院长签名（章）武汉理工大学本科生毕业设计（论文）开题报告1、目的及意义（含国内外的研究现状分析）毕业设计的目的是研究基于FPGA的光电数据采集和处理系统，主要是分析光电转换机理以及信号数据的处理，然后根据可编程逻辑器件的编程技巧设计一套数据采集系统并完成对关心好的实时监测。
基于FPGA的激光数据采集系统的设计
基于 Ｆ ＰＧＡ 的 激 光 数 据 采 集 系 统 的 设 计
Ｂａｓ ｄ ｅ ｏｎ ＦＰＧＡ ｅｓ ｇｎ ｏｆＬａｓ ｒ Ｄａｔ ｃｑｕｉ ｉｉ Ｄ ｉ ｅ ａＡ ｔｏｎ Ｓｙｓ ｅｍ ｓ ｔ
杨 义 台 未 ， 义 栋 （ 都 理 Ｔ 大 学 核 技 术 自动 化 学 院 ， 张 成 ｊ 四川 成
关键 词 ： Ｐ Ａ； ｅｉ ｇ ［ Ｕ Ｂ接 口芯 片 ； Ｃ机 Ｆ Ｇ Ｖ ｒ类 号 ：Ｈ ４ Ｔ ７１
文 献 标 识 码 ： Ａ
文 章 编 号 ｔ０３ ００ （ １） — ０ ５０ １０ — １７２ １ ５ ０ ２— ４ ０ ０
Ａｂ ｔａｔ ｒ ｃ ：Ｕｓ ｎ ｈ ＰＧＡ ｈ ａｉ ｏｎ ｒ ｌ ｅｓｇｎ ｏ ｔ ｃ ｉｇｔｅ Ｆ ａｓ ｔ ｅ ｍ ｎ ｃ ｔｏｌ ｄ ｉ ｆｄａ ａ ａ ｑｕｉｉｏ ｙ ｔ ｍ ． ｎ ｈ ｒ ｄｉｏ ｃ ｔ ｔ ｎ ｓ ｓ ｅ ｏｍ ｐ ｅｄ ｅｒ ｓｔ ｎ ｓ ｓ ｅ ａ ｄ ｔ ｅ ｔａ ｔ ｎａ Ｉ ｏｌ ｉ ｙ ｔ ｍ ｃ ｉ ｉ ｅｃ ｏ ａｒ
摘 要 ： 用 ＦＧ 利 Ｐ Ａ作 为主 控制器 设计 数据 采集 系统 ， 传统 的采集 系统 利用 单 片机或 Ｄ Ｐ相 比有着 较 为明恩 与 Ｓ
的优 势 。利用 Ｆ Ｇ Ｐ Ａ丰 富的 Ｉ ／ Ｏ资源 、 行处 理能 力 和用户 可 定 义的逻 辑 优势 ， 用 片 存储 器进 行 数据 暂时 并 利 缓存 ， 通过 Ｕ Ｂ接 口芯片 与 Ｐ Ｓ Ｃ机通信 ， 完成对 数 据采集 的 全过程 。
者 １ ０ ９） Ｂ６ ０ ５
Ｙａ ｇ Ｙｉｔ ｉ ｎＷ ｅ，ｈａ ｇＹｉｄ ｇ， ｌｇ ｆ Ｊｅｒｔ ｈ ｌｅ｝ａ ｄＡｕｏ ａｉｎ ｎ — ａ， ｉ Ｓｕ Ｚ ｎ — ｏｎ （ｏｌ ｅｏ Ｉ ａ ｃ ｎｄｇ ｎ ｔｍ ｔ ， ｅ ＮＩｌ ｅ ｏ
基于FPGA逻辑分析仪的设计
基于FPGA逻辑分析仪的设计摘要本文介绍了一种基于FPGA（Field-Programmable Gate Array）的逻辑分析仪的设计。
逻辑分析仪是一种用于分析和调试数字信号的仪器。
设计中采用了FPGA作为核心逻辑芯片，实现了高速采集和处理数字信号的功能。
通过对比传统逻辑分析仪和FPGA逻辑分析仪的性能和优缺点，说明了该设计的重要性和实用性。
引言逻辑分析仪是一种非常重要的测试和调试工具，用于诊断数字信号的问题。
传统的逻辑分析仪采用SRAM作为存储原件，存储容量非常有限，难以满足现代数字系统复杂性的测试需要。
FPGA逻辑分析仪则采用FPGA芯片作为逻辑处理器，在实现高速采集和处理数字信号的同时，具有更高的存储容量和更快的测试速度，能够有效应对现代数字系统的测试需求。
FPGA逻辑分析仪的设计系统框图概述FPGA逻辑分析仪的系统框图如图1所示。
_________________| || FPGA逻辑 || 核心 ||_________________|||||PC信号采集 ||________||_________| || 数字信号采集模块 ||____________________|图1 FPGA逻辑分析仪系统框图FPGA逻辑处理器设计FPGA逻辑处理器需要具备高速采集和处理数字信号的能力。
设计中采用高速ADC（Analog-to-Digital Converter）进行信号采集，经过FPGA逻辑核心的处理之后，将数据传输至PC上进行分析和显示。
信号采集采用高速ADC进行数字信号采集，通过电缆连接至FPGA芯片，利用芯片内部的高速I/O口，实现数字信号采集与处理。
FPGA逻辑处理采用Verilog进行FPGA逻辑处理器设计，将逻辑核心分为两部分：一部分负责ADC信号采集，另一部分负责信号处理和转换。
其中，采集部分采用FPGA内置模块实现，处理部分采用自行设计的模块，实现对数字信号的快速处理和转换。
基于FPGA的FTIR光谱仪采集系统的设计
㊀２０２１年㊀第２期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２１㊀Ｎｏ．２㊀基金项目：国家自然科学基金项目（６１８６５００２）；贵州省科技支撑计划项目（ＳＹ［２０１７］２８８１）；贵州大学引进人才项目（２０１６０２）；中央引导地方科技发展专项项目（［２０１７］４００４）收稿日期：２０２０－０９－２６基于ＦＰＧＡ的ＦＴＩＲ光谱仪采集系统的设计贾明俊１，陆安江１，赵㊀麒２，白忠臣１，卢学敏１，袁钱图１（１贵州大学大数据与信息工程学院，贵州贵阳㊀５５００２５；２贵州民族大学机械电子工程学院，贵州贵阳㊀５５００２５）㊀㊀摘要：为了满足人们对于食品药品安全检测快速便携的需要，团队设计一种高速便携，延时低㊁精度高的新型ＦＴＩＲ光谱仪㊂光谱采集系统分为上位机和下位机２部分，系统的上位机软件设计是采用跨平台的Ｃ＋＋图形用户界面应用程序，该框架（ＱＴＣｒｅａｔｏｒ）是由编程实现的，下位机的光电部分采用了ＭＥＭＳ微镜使仪器小型化，而下位机采集部分控制主板使用了ＺＹＢＯ㊂使用了ＤＡＣ驱动动镜移动以及ＡＤＣ用于参考光和样本光数据的同步采集，进而利用多个串口实现了与上位机的完成指令控制以及采集数据传输㊂低波特率串口用于接收上位机控制指令㊂２个高波特率串口发送ＦＩＦＯ缓存的光谱数据㊂经试验验证采集系统的ＡＤＣ㊁ＤＡＣ及ＵＡＲＴ的时序控制满足了高速高效的需求㊂但是在便携上可进一步提高，下一步考虑通过利用Ｌｉｎｕｘ将上位机部分移植ＺＹＢＯ内㊂采集控制设计完全使用了ｖｅｒｉｌｏｇ代码进行了仿真与实测，发挥了ＦＰＧＡ的灵活特性，利用例化法提高了采集速率㊂关键词：ＦＴＩＲ；光谱仪；采集；ＦＰＧＡ；ＡＤＣ；ＤＡＣ；ＵＡＲＴ；ＭＥＭＳ；ＺＹＢＯ中图分类号：ＴＨ７４４㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２１）０２－００４７－０５ＤｅｓｉｇｎｏｆＦＴＩＲＳｐｅｃｔｒｕｍＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄｏｎＦＰＧＡＪＩＡＭｉｎｇ⁃ｊｕｎ１，ＬＵＡｎ⁃ｊｉａｎｇ１，ＺＨＡＯＱｉ２，ＢＡＩＺｈｏｎｇ⁃ｃｈｅｎ１，ＬＵＸｕｅ⁃ｍｉｎ１，ＹＵＡＮＱｉａｎ⁃ｔｕ１（１．ＣｏｌｌｅｇｅｏｆＢｉｇＤａｔａａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＧｕｉｚｈｏｕＵｎｉｖｅｒｓｉｔｙ，Ｇｕｉｙａｎｇ５５００２５，Ｃｈｉｎａ；２．ＣｏｌｌｅｇｅｏｆＭｅｃｈａｎｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇ，ＧｕｉｚｈｏｕＭｉｎｚｕＵｎｉｖｅｒｓｉｔｙ，Ｇｕｉｙａｎｇ５５００２５，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｍｅｅｔｔｈｅｎｅｅｄｓｏｆｐｅｏｐｌｅｆｏｒｆｏｏｄａｎｄｄｒｕｇｓａｆｅｔｙｄｅｔｅｃｔｉｏｎｉｎｆａｓｔａｎｄｐｏｒｔａｂｌｅｗａｙ，ａｎｅｗＦＴＩＲｓｐｅｃ⁃ｔｒｏｍｅｔｅｒｗｉｔｈｈｉｇｈｓｐｅｅｄａｎｄｐｏｒｔａｂｌｅ，ｌｏｗｄｅｌａｙａｎｄｈｉｇｈｐｒｅｃｉｓｉｏｎｗａｓｄｅｓｉｇｎｅｄｂｙｔｈｅｔｅａｍ．Ｓｐｅｃｔｒａｌａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｗａｓｄｉ⁃ｖｉｄｅｄｉｎｔｏｕｐｐｅｒｃｏｍｐｕｔｅｒａｎｄｌｏｗｅｒｃｏｍｐｕｔｅｒ．Ｆｏｒｔｈｅｓｏｆｔｗａｒｅｄｅｓｉｇｎｏｆｔｈｅｕｐｐｅｒｍｏｎｉｔｏｒｏｆｔｈｅｓｙｓｔｅｍ，ｉｔｗａｓｒｅａｌｉｚｅｄｂｙｕｓｉｎｇｔｈｅｃｒｏｓｓ⁃ｐｌａｔｆｏｒｍＣ＋＋ｇｒａｐｈｉｃａｌｕｓｅｒｉｎｔｅｒｆａｃｅａｐｐｌｉｃａｔｉｏｎｆｒａｍｅｗｏｒｋ（ＱＴＣｒｅａｔｏｒ）ｔｏｍａｋｅｐｒｏｇｒａｍｍｉｎｇ．Ｆｏｒｔｈｅｐｈｏｔｏｅｌｅｃｔｒｉｃｐａｒｔｏｆｌｏｗｅｒｕｎｉｔ，ｉｔｕｓｅｄＭＥＭＳｍｉｃｒｏｓｃｏｐｅｓｔｏｍｉｎｉａｔｕｒｉｚｅｔｈｅｉｎｓｔｒｕｍｅｎｔ，ａｎｄａｐａｒｔｏｆｔｈｅｌｏｗｅｒｍｏｎｉｔｏｒａｃｑｕｉｓｉｔｉｏｎｃｏｎｔｒｏｌｂｏａｒｄｔｏｏｋａｄｖａｎｔａｇｅｏｆｔｈｅＺＹＢＯｏｆＸｉｌｉｎｘ．ＤＡＣｄｒｏｖｅｍｏｔｉｏｎｍｉｒｒｏｒｍｏｖｉｎｇａｎｄＡＤＣｗｅｒｅｕｓｅｄｔｏｒｅｆｅｒｔｏｔｈｅｓｙｎｃｈｒｏｎｏｕｓａｃ⁃ｑｕｉｓｉｔｉｏｎｏｆｒｅｆｅｒｅｎｃｅａｎｄｓａｍｐｌｅｌｉｇｈｔｄａｔａ，ｓｏｔｈａｔｍｕｌｔｉｐｌｅｓｅｒｉａｌｐｏｒｔｓｗｅｒｅｕｓｅｄｔｏｃｏｍｐｌｅｔｅｉｎｓｔｒｕｃｔｉｏｎｃｏｎｔｒｏｌａｎｄｄａｔａａｃｑｕｉ⁃ｓｉｔｉｏｎｗｉｔｈｔｈｅｕｐｐｅｒｍｏｎｉｔｏｒ．Ｌｏｗｂａｕｄｒａｔｅｓｅｒｉａｌｐｏｒｔｗａｓｕｓｅｄｔｏｒｅｃｅｉｖｅｃｏｎｔｒｏｌｉｎｓｔｒｕｃｔｉｏｎｓｏｆｕｐｐｅｒｍｏｎｉｔｏｒ．ＴｗｏｈｉｇｈｂａｕｄｒａｔｅｓｍｅｔｔｈｅｄｅｍａｎｄｏｆｈｉｇｈｓｐｅｅｄａｎｄｈｉｇｈｅｆｆｉｃｉｅｎｃｙｂｙｔｅｓｔｉｎｇａｎｄｖｅｒｉｆｙｉｎｇｔｈｅＡＤＣ．ＴｈｅｔｉｍｉｎｇｃｏｎｔｒｏｌｏｆＤＡＣａｎｄＵＡＲＴｍｅｔｔｈｅｒｅｑｕｉｒｅｍｅｎｔｏｆｈｉｇｈｓｐｅｅｄａｎｄｅｆｆｉｃｉｅｎｃｙ．Ｈｏｗｅｖｅｒ，ｉｔｓｐｏｒｔａｂｌｅｆｕｎｃｔｉｏｎｎｅｅｄｓｔｏｂｅｉｍｐｒｏｖｅｄ．Ｆｏｒｔｈｅｎｅｘｔｓｔｅｐ，ｉｔ ｓｃｏｎ⁃ｓｉｄｅｒｅｄｔｈａｔｔｈｅｕｐｐｅｒｃｏｍｐｕｔｅｒｐａｒｔｉｓｔｒａｎｓｐｌａｎｔｅｄｉｎｔｏｔｈｅＺＹＢＯｂｙｕｓｉｎｇｔｈｅＬｉｎｕｘ．Ａｃｑｕｉｓｉｔｉｏｎｏｆｃｏｎｔｒｏｌｄｅｓｉｇｎｍａｄｅｆｕｌｌｕｓｅｏｆｖｅｒｉｌｏｇｃｏｄｅｆｏｒｓｉｍｕｌａｔｉｏｎａｎｄｍｅａｓｕｒｅｍｅｎｔ，ｗｈｉｃｈｅｘｅｒｔｓｔｈｅｆｌｅｘｉｂｌｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｔｈｅＦＰＧＡ，ａｎｄｔｈｅａｃｑｕｉｓｉｔｉｏｎｒａｔｅｗａｓｉｍｐｒｏｖｅｄｂｙｔｈｅｅｘａｍｐｌｅｍｅｔｈｏｄ．Ｋｅｙｗｏｒｄｓ：ＦＴＩＲ；ｓｐｅｃｔｒｏｍｅｔｅｒ；ａｃｑｕｉｓｉｔｉｏｎ；ＦＰＧＡ；ＡＤＣ；ＤＡＣ；ＵＡＲＴ；ＭＥＭＳ；ＺＹＢＯ０㊀引言因为不同物质对于红外光谱的吸收与反射情况不同，近红外光谱分析便成了分析物质的重要方法㊂ＦＴＩＲ光谱仪就是其中重要使用工具之一［１－３］，此类光谱仪广泛用于化工㊁军事㊁农牧业㊁林业㊁环保㊁制药工艺等领域㊂由于传统的光谱仪体积庞大㊁延时高㊁便携性差等缺点［４－８］，无法满足实时在线测试的需求㊂本文研究了一种实时在线的ＦＴＩＲ光谱仪［９－１０］，国内很多光谱仪都是ＣＣＤ光谱采集系统，本文利用ＦＰＧＡ高速㊁高效㊁灵活性强的优势设计了一种硬件描述语言的采集系统［１１－１５］㊂通过使用ＡＤ７９０３将采集的光ＰＤ信号转换为数字量，利用ＤＡＣ８５６８将存入ＲＯＭ的㊀㊀㊀㊀㊀４８㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀预制电压数字量转换为模拟量从而驱动ＭＥＭＳ微镜，最终实现的快速ＦＴＩＲ光谱仪最高分辨率达到了０．０６ｃｍ－１，具有１６位的采样精度与１ＭＳＰＳ的转换速度㊂经验证，基本满足了现场在线测试需求㊂１㊀原理分析如图１所示，本次设计的干涉仪基于迈克尔逊干涉仪原理，采用分波阵面法产生干涉信号，图中虚线表示动镜移动时的位置，整个系统由动镜㊁定镜㊁窄带光源㊁分束器以及探测器构成㊂动镜与定镜相互垂直且到分束器初始距离相同，且分束器与动镜和定镜分别构成４５ʎ夹角㊂整个工作过程由光源发出入射光，入射光经过分束器，一半的入射光反射到定镜上再经过定镜全反射回分束器经透射到达光电探测器，于此同时，另一半的入射光经过透射到达ＭＥＭＳ动镜，由于动镜的移动而产生光程差，这样就会导致经过动镜全反射的光再经过分束器反射后汇聚在探测器时产生干涉，探测器将干涉信号采集下来㊂动镜的移动距离决定着干涉仪的性能㊂理想情况下，动镜的移动距离是匀速变化的，但是ＭＥＭＳ电热式微镜在不同电压情况下其弯曲度不是理想的线性，因此会导致附加谱线㊂因此本次设计的光谱仪通过增加同步采集参考光，经过ＣＰＵ利用Ｂａｕｌｔ方法最终提高采样精度㊂图１㊀干涉仪框图２㊀模块设计如图２所示，整个系统由２部分组成，分别是上位机跨平台的Ｃ＋＋图形用户界面应用程序，该框架（ＱＴＣｒｅａｔｏｒ）通过编程形成，主要功能是对下位机输送操作指令㊁对于发回的光谱数字数据进行分析并绘制光谱图㊂下位机部分有３个细分模块，第一部分是光电生成部分，系统有２路光源，分别是参考光源和样本光源，它们通过迈克尔逊干涉原理的干涉仪产生等光程差的相干干涉；由此产生的不同光强同步转换为数字量㊂第二部分由硬件底层采集电路组成，主要完成Ｉ／Ｖ转换㊁放大㊁滤波得到稳定的数据信号㊂第三部分是ＦＰＧＡ控制处理部分，用于实现对ＡＤＣ㊁ＤＡＣ㊁ＲＳ２３２的时序控制，设计出符合器件技术手册要求的ｖｅｒｉｌｏｇ时序代码，最后要将每个模块整合在一个ｔｏｐ文件下，所有时序都按要求的方式运行㊂最终通过引脚绑定至ＥＭＩＯ引出㊂最后整个系统密切配合完成光谱绘制㊂图２㊀光谱仪系统３㊀模块设计３．１㊀ＤＡＣ光谱仪分辨率可以表示一个仪器的分辨能力，对于波长为ａ１和ａ２的２个单色光，定义Δａ＝ａ１－ａ２为分辨率㊂在最大光程差ｌ处，ａ１，ａ２分别有ｎ和ｎ＋１个余弦波，定义动镜最远位移为ｌ，则有：２ｌ＝ｎ／ａ１＝（ｎ＋１）／ａ２（１）Δａ＝ａ１－ａ２（２）Δａ＝１２ｌ（３）不难得出，动镜的移动距离决定着光谱仪的分辨率，设置多分辨率的光谱仪，就需要不同最大光程差移动距离，本系统的光程差有０．０３３㊁０．０１５㊁０．０２４ｃｍ，所以驱动ＭＥＭＳ微镜就需要给出不同的电压㊂分别对应８㊁４㊁６Ｖ，这是由ＭＥＭＳ微镜移动与电压关系决定的，而且由于驱动速度不同直接影响着光谱仪动镜加速度，所以驱动频率应在建议频率之下㊂为此设置了１－２－５Ｈｚ的频率以验证最好效果㊂为了满足多通道㊁高精度㊁低延时的要求㊂选用了ＤＡＣ８５６８器件，ＤＡＣ８５６８具有８个通道㊁１６位精度㊂满足了本采集系统驱动设计需求㊂设计ＭＥＭＳ四通道等距移动即可㊂ＤＡＣ控制时序相对复杂㊂对于参考电压外接口，如果不使用就需要接电容后再接地滤波㊂ＤＡＣ８５６８的使用需要一些指令的输入，首先是将器件复位，设计选用所有通道复位到０㊂接着把ｌＤＡＣ加载引脚设置为无效㊂因为使用同步加载模式不需要加载控制㊂接下来就是ｐｏｗｅｒｏｎ步骤了，这里有２点须注意，一个就是选择ＦｌｅｘｉｂｌｅＭｏｄｅ，因为ＳｔａｔｉｃＭｏｄｅ会不断关闭内㊀㊀㊀㊀㊀第２期贾明俊等：基于ＦＰＧＡ的ＦＴＩＲ光谱仪采集系统的设计４９㊀㊀部参考，还有一个就是使用稳定的内部参考，故此选择０９０Ａ操作语句㊂在这种语句控制下，器件一直使用内部参考电压并且无需反复重启㊂最后一个语句是所有寄存器写０，输入所有指令后ＤＡＣ８５６８与普通ＤＡＣ工作方式相同，控制命令如图３定位流程㊂再通过技术手册得知主要问题在于同步脚ＳＹＮＣ何时拉高拉低和３２个ｓｃｌｋ给入㊂Ｃｌｒ直接拉高即可㊂图３㊀指令图３．２㊀ＡＤＣＡＤＣ采集数据的频率需要根据所采信号的最大频率设定，根据奈奎斯特采样定理，采样频率应该为被采频率的２倍以上，而我们一般习惯使用过采样㊂所以需要计算被采信号的最高频率ｆｍａｘ㊂根据本次设计的光谱探测范围为９００ ２６００ｎｍ，则相应的波数υ为：１／２６００ １／９００ｎｍ－１㊂根据最大移动距离Ｌ值为０．０３３ｃｍ，完成一次扫描的时间（Ｔ）在最快驱动频率５Ｈｚ情况下为０．２ｓ㊂设速度为ｖ，根据式（４）：ｆｍａｘ＝２υｖ＝２υＬＴ（４）得到最大信号频率为３．６ｋＨｚ，据此综合考虑选择了ＤＡＣ８５６８型号的ＡＤＣ器件㊂该器件具有１６位的高精度双通道模拟输入㊁吞吐速率为１ＭＳＰＳ㊁支持轨到轨的转换㊂查看技术手册，选用了符合要求的四线同步采样模式（ＣＳ模式），根据设计要求，主机通过一个片选ＣＯＮＶＥＲＴ和同一个时钟ＳＣＬＫ同时控制２个从机工作实现同步采集㊂通常所有的ＡＤＣ时序设计都是围绕技术手册进行的，第一步看ｓｃｌｋ，查看得知ｓｃｌｋ最小周期为１１．５ １６ｎｓ，但是一般选用典型时钟速率，故而选用５０ＭＨｚ时钟作为串行时钟㊂接着看ＣＮＶ，设计主要关注何时拉低拉高，同时要明确这是一个先转换后采集的过程，另外要关注保持建立时间㊂最后，ＡＤ７９０３也和大部分器件一样，下降沿数据逐渐输入，所以上升沿串行取出㊂最终利用ｖｉｖａｄｏ编写的主体代码如图４所示㊂３．３㊀ＵＡＲＴ及数据缓存设计选用了ＣＰ２１０１串口并设置４６０８００的最大图４㊀代码图波特率传输机制㊂数据采集和数据控制字宽度不一样，所以对于ＵＡＲＴ做了不同的处理，对于下位机接收ＵＡＲＴ采用普通的ＵＡＲＴ机制，１０ｂｉｔ数据，包括１个起始㊁１个结束和８ｂｉｔ数据㊂ＵＡＲＴ＿ｒｘ时刻保持等待状态，等着上位机指令㊂只要上位机有指令发出，则立刻分析㊂对于采集的数据，下位机ＵＡＲＴ＿ｔｘ采用了１６位发送方式并且例化了２个发送ｔｘ，这样做有助于提高传输速率，ＡＤＣ的数据是１６位的，所以设计１６位发送更有利于理解㊂这样做也发挥了ＦＰＧＡ灵活多变的特点㊂在数据缓冲时，利用了比较常用的ＦＩＦＯ，ＦＩＦＯ深度很大，达到１００００ｂｉｔ，之所以这样做是因为串口相对于采集的吞吐率过大，所以１ｓ内数据也需要大的缓存空间，在ＦＩＦＯ设计中最重要的是关注读写使能的设置，ＦＩＦＯ的写使能选用Ａ／Ｄ采集的ｄａｔａｒｅａｄｙ，保障了写入数据的可靠，读使能选用ｔｘ＿ｂｕｓｙ，保证了发送的有序㊂ＦＩＦＯ的空ｅｍｐｔｙ也作为ｔｘ的数据有效标识，保证了ｔｘ不传输空数据和无效数据㊂４㊀系统仿真对于整个系统的设计，遵循着自顶向下的设计方式，即首先给出设计方案整体架构，然后依据需求将系统各部分模块化，每个接口放在顶层，每个模块单独设计好，设计出满足需要的模块小单元㊂正是基于这样的原因，必须在仿真时先对模块测试是否符合需求，然后再对整体仿真，对每个用例都要测试㊂保证系统的可靠性㊂㊀㊀㊀㊀㊀５０㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀４．１㊀ＡＤＣ仿真对于ＡＤＣ测试代码，需要给出的激励有时钟ａｄ＿ｓｃｌｋ和输入的数字数据ａｄ＿ｓｄｏ１（２）以及启动信号ａｄ＿ｓｔａｒｔ㊂经过查看仿真图５可以看出，在时钟与信号有效时，Ａ／Ｄ数据转换并没有立即开始，直到ａｄ＿ｓｔａｒｔ启动后，数据采集才开始，片选ａｄ＿ｃｎｖ拉高㊁采集过程循环进行，ａｄ＿ｄａｔａ也输出了寄存的数值，得出结论满足时序要求㊂图５㊀ＡＤＣ仿真时序４．２㊀ＤＡＣ仿真ＤＡＣ时序首先必须有时钟ｃｌｋ㊁复位ｒｓｔ以及启动ｄａ＿ｓｔａｒｔ指令㊂查看仿真图６可以看到，在ｒｓｔ无效㊁ｃｌｋ有效时，ＤＡＣ并没有立即输出信码Ｄｉｎ，这是因为ｄａ＿ｓｔａｒｔ没有启动，时序仿真在启动ｓｔａｒｔ有效后立即进入工作状态㊂在启动信号有效时，持续进行信码输出㊂图６㊀ＤＡＣ仿真时序４．３㊀系统仿真对于ＵＡＲＴ串口没有单独测试㊂把它作为系统代码测试的一部分进行了综合仿真㊂在系统仿真图７中，仿真了上位机发送代码ｓｅｎｄｄａｔａ为８ｈ１０指令，即ＡＤＣ㊁ＤＡＣ同时工作，可以从图７看到ｒｘｄ拉低发生了接收，最后可以看到寄存器ｒｘ＿ｄａｔａ成功接收了８ｈ１０㊂可见指令正确接收㊂紧接着系统在得到ｒｘ＿ｄａｔａ的信息码后，ＡＤＣ和ＤＡＣ的ｓｔａｒｔ都拉高启动㊂ＡＤＣ和ＤＡＣ随后都进入工作模式㊂在数据有效后采集数据通过２个ＵＡＲＴ发送到发送线ｔｘｄ１和ｔｘｄ２㊂最终得出时序仿真符合要求㊂５㊀实际测试本次设计主要测试有ＤＡＣ驱动测试㊁ＡＤＣ采集测试㊂主要用到仪器有ＧＤＳ－２２０４Ａ（２００ＭＨｚ）㊁小型ＭＥＭＳ干涉仪㊁１３１０ｎｍ的近红外作为参考光源㊁ＣＰＵ主机㊂整体布局图如图８所示，示波器主要为了观察ＡＤＣ采集输入信号与ＤＡＣ的输出信号，首先测试图７㊀采集系统仿真时序ＦＰＧＡ输出电压数据与频率是否符合要求，图９是１Ｈｚ与６．６Ｖ的测试结果，可以看出三角波十分标准㊂验证了驱动没有问题，下一步就可以进行采集设置了，首先利用信号发生器产生一个三角波，然后利用ＭＡＴＬＡＢ将串口发回数据绘制出来，结果如图１０所示，虽然有少许毛刺，但是经计算是输入的２０ｋＨｚ三角波，最后在ＡＤＣ和ＤＡＣ都符合要求时，进行系统连接，最终采集的光谱信号如图１１所示，可以看出水和空气的光谱具有明显的特征差别㊂最终得出，光谱仪采集部分结果基本符合设计要求，后期进一步的光谱数据处理交由ＣＰＵ部分处理㊂图８㊀布局图图９㊀驱动电压图１０㊀采集三角波㊀㊀㊀㊀㊀第２期贾明俊等：基于ＦＰＧＡ的ＦＴＩＲ光谱仪采集系统的设计５１㊀㊀图１１㊀水和空气采集的相对强度图６㊀结论与不足设计的基于ＦＰＧＡ的光谱采集系统，经仿真论证设计满足要求，并且改变了多数利用ＡＲＭ设计驱动底层器件的现状，为广大科研人员提供了一个更为可靠的路线㊂与此同时，采用ＦＰＧＡ设计整个下位机系统，不仅缩短了开发周期，而且节约了成本㊂利用ＦＰＧＡ开发的系统不仅更加高速高效灵活，而且便携升级换代也可以发挥技术沉淀的优势㊂但是整套系统还可以进一步提高，集成度也可进一步优化㊂在下一步设计中，从ＡＲＭ与ＦＰＧＡ结合的角度出发，开发更加小型化的设备㊂参考文献：［１］㊀王国龙，高少华，朱胜杰，等．基于开路式傅里叶变换红外光谱仪现场实测法的污水处理单元ＶＯＣｓ排放核算研究［Ｊ］．环境科学学报，２０２０，４０（３）：８６５－８７０．［２］㊀李忠兵，许贤泽，乐意，等．ＦＴＩＲ光谱仪中基于定镜调整的动镜运动控制研究［Ｊ］．光谱学与光谱分析，２０１２（８）：２８１－２８４．［３］㊀李妍，李胜，高闽光，等．ＦＴＩＲ光谱仪中傅里叶插值采样方法的研究［Ｊ］．红外与激光工程，２０１８，２７９（１）：２７６－２８１．［４］㊀ＧＥＩＳＳＥＬＨ，ＷＩＮＦＩＥＬＤＪＳ，ＢＥＲＧＧＰＡ，ｅｔａｌ．Ｄｉｓｐｅｒｓｉｏｎ⁃ｍａｔｃｈｅｄｓｐｅｃｔｒｏｍｅｔｅｒｉｎｔｈｅｌｏｗ⁃ｅｎｅｒｇｙｂｒａｎｃｈｏｆｔｈｅＳｕｐｅｒ⁃ＦＲＳｆｏｒｈｉｇｈ⁃ｒｅｓｏｌｕｔｉｏｎｍｅａｓｕｒｅｍｅｎｔｓｗｉｔｈｌａｒｇｅ⁃ｅｍｉｔｔａｎｃｅｒｅｌａｔｉｖｉｓｔｉｃｆｒａｇｍｅｎｔｂｅａｍｓ［Ｊ］．ＮｕｃｌｅａｒＩｎｓｔｒｕｍｅｎｔｓ＆ＭｅｔｈｏｄｓｉｎＰｈｙｓｉｃｓＲｅｓｅａｒｃｈ．Ｂ，ＢｅａｍＩｎｔｅｒａｃｔｉｏｎｓｗｉｔｈＭａｔｅ⁃ｒｉａｌｓａｎｄＡｔｏｍｓ，Ｂ，２０１３，３１７：１０．１０１６／ｊ．ｉｍｂ．２０１３．０７．０６４．［５］㊀ＹＵＸＩＮＭ，ＹＡＮＧＰ，ＸＵＡＮＬ，ｅｔａｌ．Ｈｉｇｈ⁃ｐｒｅｃｉｓｉｏｎｄｉｇｉｔａｌｄｒｏｐｌｅｔｐｉｐｅｔｔｉｎｇｅｎａｂｌｅｄｂｙａｐｌｕｇ⁃ａｎｄ⁃ｐｌａｙｍｉｃｒｏｆｌｕｉｄｉｃｐｉ⁃ｐｅｔｔｉｎｇｃｈｉｐ［Ｊ］．ＬａｂｏｎａＣｈｉｐ，２０１８，１０：１０３９［６］㊀ＭＩＬＨＯＮＥＪ，ＦＬＡＮＡＧＡＮＫ，ＮＯＲＮＢＥＲＧＭＤ，ｅｔａｌ．Ａｓｐｅｃｔｒｏｍｅｔｅｒｆｏｒｈｉｇｈ⁃ｐｒｅｃｉｓｉｏｎｉｏｎｔｅｍｐｅｒａｔｕｒｅａｎｄｖｅｌｏｃｉｔｙｍｅａｓｕｒｅｍｅｎｔｓｉｎｌｏｗ⁃ｔｅｍｐｅｒａｔｕｒｅｐｌａｓｍａｓ［Ｊ］．ＲｅｖｉｅｗｏｆＳｃｉ⁃ｅｎｔｉｆｉｃＩｎｓｔｒｕｍｅｎｔｓ，２０１９，９０（６）：０６３５０２．［７］㊀ＢＡＢＵＮＴＳＲＡ，ＢＡＤＡＬＹＡＮＡＧ，ＧＵＲＩＮＡＳ，ｅｔａｌ．Ｃａｐａ⁃ｂｉｌｉｔｉｅｓｏｆｃｏｍｐａｃｔｈｉｇｈ⁃ｆｒｅｑｕｅｎｃｙＥＰＲ／ＥＳＥ／ＯＤＭＲｓｐｅｃ⁃ｔｒｏｍｅｔｅｒｓｂａｓｅｄｏｎａｓｅｒｉｅｓｏｆｍｉｃｒｏｗａｖｅｂｒｉｄｇｅｓａｎｄａｃｒｙｏ⁃ｇｅｎ⁃ｆｒｅｅｍａｇｎｅｔｏ⁃ｏｐｔｉｃａｌｃｒｙｏｓｔａｔ［Ｊ］．ＡｐｐｌｉｅｄＭａｇｎｅｔｉｃＲｅｓ⁃ｏｎａｎｃｅ，２０２０，５１：１０．１００７／ｓ００７２３－０２０－０１２３５－９．［８］㊀ＧＺＡＵＫＵＵＪＬＺ，ＡＯＵＡＤＩＢ，ＭÁＴＹÁＳＬＵＫÁＣＳ，ｅｔａｌ．Ｄｅｔｅｃ⁃ｔｉｎｇｌｏｗｃｏｎｃｅｎｔｒａｔｉｏｎｓｏｆｎｉｔｒｏｇｅｎ⁃ｂａｓｅｄａｄｕｌｔｅｒａｎｔｓｉｎｗｈｅｙｐｒｏｔｅｉｎｐｏｗｄｅｒｕｓｉｎｇｂｅｎｃｈｔｏｐａｎｄｈａｎｄｈｅｌｄＮＩＲｓｐｅｃｔｒｏｍｅｔｅｒｓａｎｄｔｈｅｆｅａｓｉｂｉｌｉｔｙｏｆｓｃａｎｎｉｎｇｔｈｒｏｕｇｈｐｌａｓｔｉｃＢａｇ［Ｊ］．Ｍｏｌｅｃｕｌｅｓ，２０２０，２５（１１）：１０．３３９０／ｍｏｌｅｃｕｌｅｓ２５１１２５２２．［９］㊀ＫＲＩＳＴＥＮＳＥＮＧＨ，ＫＬＡＵＳＥＮＭＭ，ＨＡＮＳＥＮＶＡ，ｅｔａｌ．Ｏｎ⁃ｌｉｎｅｍｏｎｉｔｏｒｉｎｇｏｆｔｈｅｄｙｎａｍｉｃｓｏｆｔｒｉｈａｌｏｍｅｔｈａｎｅｃｏｎ⁃ｃｅｎｔｒａｔｉｏｎｓｉｎａｗａｒｍｐｕｂｌｉｃｓｗｉｍｍｉｎｇｐｏｏｌｕｓｉｎｇａｎｕｎｓｕ⁃ｐｅｒｖｉｓｅｄｍｅｍｂｒａｎｅｉｎｌｅｔｍａｓｓｓｐｅｃｔｒｏｍｅｔｒｙｓｙｓｔｅｍｗｉｔｈｏｆｆ⁃ｓｉｔｅｒｅａｌ⁃ｔｉｍｅｓｕｒｖｅｉｌｌａｎｃｅ［Ｊ］．ＲａｐｉｄＣｏｍｍｕｎｉｃａｔｉｏｎｓｉｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ，２０１０，２４（１）：３０－３４．［１０］㊀ＺＨＥＮＧＢＷ，ＺＨＡＮＧＷ，ＷＵＴＹ，ｅｔａｌ．Ｄｅｖｅｌｏｐｍｅｎｔｏｆｔｈｅｒｅａｌ⁃ｔｉｍｅｄｏｕｂｌｅ⁃ｒｉｎｇｆｕｓｉｏｎｎｅｕｔｒｏｎｔｉｍｅ⁃ｏｆ⁃ｆｌｉｇｈｔｓｐｅｃ⁃ｔｒｏｍｅｔｅｒｓｙｓｔｅｍａｔＨＬ－２Ｍ［Ｊ］．ＮｕｃｌｅａｒＳｃｉｅｎｃｅａｎｄＴｅｃｈ⁃ｎｉｑｕｅｓ，２０１９，３０（１２）：１７５．［１１］㊀ＴÜＲＫ，ＭＵＳＴＡＦＡ，ＴＵＮＣＥＲ，ｅｔａｌ．Ｓａｈａｄａｐｒｏｇｒａｍｌａｎａｂｉｌｉｒｋａｐｄｉｚｉｌｅｒｉｋｕｌｌａｎｌａｒａｋｋｉｋａｎａｌｌｄａｒｂｅｇｅｎｉｌｉｋｍｏｄüｌａｓｙｏｎｌｕｓｉｎｙａｌｌｅｒｉｎｒｅｔｉｍｉ：ｂｉｒＨ－Ｋｐｒüｄｎüｔüｒüｃü．（Ｔｕｒｋｉｓｈ）．［Ｊ］．ＦｉｒａｔＵｎｉｖｅｒｓｉｔｙＪｏｕｒｎａｌｏｆＥｎｇｉｎｅｅｒｉｎｇ，２００９，２１（２）：１３３－１４０．［１２］㊀ＺＥＮＧＨ，ＣＨＥＮＲ，ＺＨＡＮＧＣ，ｅｔａｌ．［ＡＣＭＰｒｅｓｓｔｈｅ２０１８ＡＣＭ／ＳＩＧＤＡＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍ⁃Ｍｏｎｔｅｒｅｙ，ＣＡＬＩ⁃ＦＯＲＮＩＡ，ＵＳＡ（２０１８．０２．２５－２０１８．０２．２７）］Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ２０１８ＡＣＭ／ＳＩＧＤＡＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍｏｎＦｉｅｌｄ⁃ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙｓ⁃ＦＰＧＡ＼ᵡ１８－ＡＦｒａｍｅｗｏｒｋｆｏｒＧｅｎｅｒａｔｉｎｇＨｉｇｈＴｈｒｏｕｇｈｐｕｔＣＮＮＩｍｐｌｅｍｅｎｔａｔｉｏｎｓｏｎＦＰ⁃ＧＡｓ［Ｃ］／／Ａｃｍ／ｓｉｇｄａＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍ．ＡＣＭ，２０１８：１１７－１２６．［１３］㊀ＤＵＤ，ＸＵＸ，ＹＡＭＡＺＡＫＩＫ．Ａｓｔｕｄｙｏｎｔｈｅｇｅｎｅｒａｔｉｏｎｏｆｓｉｌｉｃｏｎ⁃ｂａｓｅｄｈａｒｄｗａｒｅＰｌｃｂｙｍｅａｎｓｏｆｔｈｅｄｉｒｅｃｔｃｏｎｖｅｒｓｉｏｎｏｆｔｈｅｌａｄｄｅｒｄｉａｇｒａｍｔｏｃｉｒｃｕｉｔｄｅｓｉｇｎｌａｎｇｕａｇｅ［Ｊ］．ＩｎｔｅｒｎａｔｉｏｎａｌＪｏｕｒｎａｌｏｆＡｄｖａｎｃｅｄＭａｎｕｆａｃｔｕｒｉｎｇＴｅｃｈ⁃ｎｏｌｏｇｙ，２０１０，４９（５－８）：６１５－６２６．［１４］㊀ＬＡＮＤＭＡＮＮＣ，ＫＡＬＬＲ．Ｇｒａｐｈｉｃａｌｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎａｓａｈｉｇｈ⁃ｌｅｖｅｌｄｅｓｉｇｎｅｎｔｒｙｍｅｔｈｏｄｆｏｒＦＰＧＡ⁃ｂａｓｅｄｄａｔａａｃ⁃ｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｓ［Ｊ］．ＫｅｙＥｎｇｉｎｅｅｒｉｎｇＭａｔｅｒｉａｌｓ，２０１４，６１３：２９６－３０６．［１５］㊀ＣＨＯＩＤＧ，ＫＩＭＭＨ，ＪＥＯＮＧＪＨ，ｅｔａｌ．ＡｎＦＰＧＡｌｍｐｌｅ⁃ｍｅｎｔａｔｉｏｎｏｆｈｉｇｈ⁃ｓｐｅｅｄｆｌｅｘｉｂｌｅ２７－Ｍｂｐｓ８－ｓｔａｔｅＴｕｒｂｏｄｅ⁃ｃｏｄｅｒ［Ｊ］．ＥｔｒｉＪｏｕｒｎａｌ，２００７，２９（３）：３６３－３７０．作者简介：贾明俊（１９９５ ），硕士研究生，主要研究ＦＰＧＡ应用及嵌入式开发㊂Ｅ⁃ｍａｉｌ：５２８１９４６２１＠ｑｑ．ｃｏｍ陆安江（１９７８ ），副教授，博士，现主要从事光电子技术应用方面的研究㊂Ｅ⁃ｍａｉｌ：３９１４６５６５＠ｑｑ．ｃｏｍ。
基于FPGA的光谱仪数据采集系统
第42卷第3期激光杂志 Vol.42，No_3 2021 年3 月L A S E R J O U R N A L M a rc h,2021•光电技术与应用•基于F P G A的光谱仪数据采集系统袁洪平，曾立波，林志鹏武汉大学电子信息学院，武汉430072摘要:傅里叶红外光谱仪高效、可靠地获得光谱数据对于后续定性和定量分析物质有着重大的意义。
使 用F P G A的并行处理能力和可自定义外设构建灵活的片内系统，配合外部硬件电路设计，提出了一种基于FP- G A的可定制高效稳定地采集、存储和传输光谱数据的系统实现方法。
阐述了基于F P G A完全使用硬件实现干 涉信号采集和存储的方法,用以提高数据采集的可靠性。
通过最终的实验结果表明，系统可以长时间稳定的运 行，解决了使用ARM进行数据采集和传输出现数据丢失的问题。
关键词：光谱仪;F P G A;自定义外设；数据采集中图分类号:TN216 文献标识码：A d o i：10. 14016/j. cnki. jgzz. 2021. 03. 153Data acquisition system of spectrometer based on FPGAYUAN Hongping,ZENG Libo,LIN ZhipengSchool o f Electronics a n d In fo rm a tio n,W uhan U niversity,W uhan430072, C hinaAbstract：The efficient and reliable acquisition of spectral data by Fourier infrared spectrom eter is significant for the subsequent qualitative and quantitative analysis of substances. Using the parallel processing capability of FPGA and the characteristic of building flexible in-c h ip system with custom izable peripheral and com bining with the design of external hardware circ u it, a system im plem entation m ethod based on FPGA can be custom ized and efficiently and stably co llec t, store and transm it spectral data was proposed. The method of interference signal acquisition and storage based on FPGA was described to improve data acquisition reliability. The final experim ental results show that the system can run stably for a long time and solve data loss in ARM data acquisition and transm ission.Key words：spectrom eter；F PG A；custom izable p e rip h e ra ls；data acquisitioni引言傅里叶红外光谱仪（Fourier Transform Infrared Spectrometer，FTS)能够对物质进行定性和定量分析，因此被广泛地应用于医药化工、石油、煤炭、环保等领 域[|4]。
基于FPGA逻辑分析仪的设计
参考文献
【１】汤兵勇，陈梅梅．中小企业电子商务之路．清华大学出版 社．２００７．
电脑编程技巧与维护
基于ＦＰＧＡ逻辑分析仪的设计
李莉，雷加
（桂林电子科技大学电子工程学院，桂林５４１００４）
摘要：研制了一种基于ＦＰＧＡ逻辑分析仪的实现方案，系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件 采用了ＡＶＲ单片机控制模块、ＦＰＧＡ采样模块和外部电路作输入，输出信号调理模块，通过较为合理的设计，完成了 简易逻辑分析仪系统。 关键词：ＡＶＲ单片机；ＦＰＧＡ；逻辑分析仪
２００９．
【６】马潮．高档８位单片机ＡＴｍｅｇａｌ２８原理与开发应用指南． 北京航空航天大学出版社。２００４．
【７】夏宇闻．Ｖｅｒｉｌｏｇ数字系统设计教程．北京航空航天大学出 版社．２００８．
一９２一
万方数据
为了更好地展示系统功能，本系统样机使用了两套以上 平台分别时现了逻辑分析仪和数字序列发生器。得益于平台 的充足资源。系统可方便地整合到一个平台上，将成本缩减。 在核心平台外．对应该逻辑分析仪和数字序列发生器，本系 统还分别设计了数控输出电平／输入门限电压的输入／输出整形
系统框图
图１系统原理框图 电路。
图５为数字序列发生器输出：５５ＡＡ００Ｈ移位序列， ２０ＭＨｚ。
图６为数字序列发生器输出：分频时钟输出，１０ＭＨｚ。
图２信号发生器原理框图
分频。经分频后输出时钟范嗣为１００Ｈｚ一２０ＭＨｚ。分频后的时 钟经缓冲后分别送到计数器和移位寄存器里。移位寄存器为 ２４位，可以控制选择输出１—３个８位的移位字。 ２．２逻辑分析仪
基于FPGA的X射线荧光光谱仪数据采集与控制系统的设计
基于FPGA的X射线荧光光谱仪数据采集与控制系统的设计摘要：本文介绍了一种基于FPGA的X射线荧光光谱仪数据采集与控制系统的设计。
该系统采用FPGA作为主控制器，实现了X射线荧光光谱仪的数据采集和实时控制。
通过该系统，我们可以实现对样品的X射线照射、荧光光谱数据的快速采集和分析，为材料表征和分析提供了一种高效、精确的方法。
引言1. 系统架构设计[插入图1：系统架构图]该系统由FPGA芯片、X射线源、光电探测器、荧光信号处理模块、控制器和PC机组成。
FPGA芯片作为系统的主控制器，负责控制X射线源的开关、荧光信号的采集和信号处理、以及与PC机的数据传输和通信。
X射线源用于照射样品，使其产生X射线荧光。
光电探测器负责探测并采集样品产生的X射线荧光信号。
荧光信号处理模块对采集到的信号进行放大、滤波和数字化处理。
控制器用于控制整个系统的工作模式和参数设置。
PC机用于显示荧光光谱数据、进行数据分析和处理。
2. FPGA主控制器设计FPGA主控制器是整个系统的核心部分，它负责实时控制X射线源的开关、对光电探测器采集到的荧光信号进行数字化处理和数据传输等功能。
在系统设计中，我们选用了Xilinx 公司的Spartan系列FPGA芯片作为主控制器，其具有低功耗、高性能和灵活性等特点，非常适合用于X射线荧光光谱仪数据采集与控制系统。
(1) 控制逻辑设计FPGA主控制器的控制逻辑包括X射线源的开关控制、光电探测器的采集控制、荧光信号的数字化处理和数据传输控制等。
控制逻辑采用Verilog硬件描述语言进行设计和实现。
具体包括状态机的设计、时序控制的设计、协议的设计等。
(2) 数据传输设计FPGA主控制器与PC机之间采用高速串行通信接口进行数据传输。
为了提高数据传输速度和稳定性，我们采用了高速差分信号传输技术，并对通信协议进行了优化和定制。
3. 实验结果与分析。
基于FPGA简易逻辑分析仪的设计与实现
ｘ信 号 由 １ ０位 串行 输 入 的 Ｄ Ａ 转 换 芯 片 ／
Ｔ Ｃ ６ ５产 生 。通过控 制模 块控 制 Ｔ Ｃ ６ ５产 生 Ｌ５１ Ｌ５ １ 锯齿 波 ， 以提供 波形 显 示 所 需要 的周 期 性 扫 描 信
号， 同时 利用 Ｆ Ｇ Ｐ Ａ的并 行能力 ， 输 出扫描 信 号 在
频 率设 计为 １２ ８８ ｚ ．２ ＭＨ 。
在 实 际应 用 中 ， 需要 采样 不 同频率 的信 号 ， 因 此 设计 了 １ 不 同 的采 样 频 率 （ ２ 。采 样 频 ６种 表 ）
率 可 以通 过按 键进 行选 择 。 表２ １ ６种采 集频 率表
３ ２ 合 成 Ｙ信 号 ．
显示 出对 应 的逻辑 值 。时钟频 率扫 描速 度足 够快 时， 由于 人 眼的视 觉暂 留现象 ， 在示 波器 上可 显示
参 考 文 献
［ ］ 王建 国 ， 新新 ． 于 Ｆ Ｇ 的简 易逻辑 分析 仪 的 １ 汪 基 ＰＡ
设计 ［ ］ 微 计 算 机 信 息 ，０ ８ ２ （８ ：１ ２ ６ Ｊ． ２０ ，４ ２ ）２ ４— １． ［ ］ 王 景 存 ， 炳 生 ， 国法 ． Ｆ Ｇ 实 现 数 字 逻 辑 分 ２ 李 赫 用 ＰＡ 析 仪 设 计 ［ ］ 武 汉 科 技 大 学 学 报 ，０ ０ ２ ３ ， Ｊ。 ２０ ，４（ ）
题， 以便 实验 室 应 用 ， 时采 用 纯 硬 件设 计 ， 而 同 因
逻辑分 析仪 硬 件 系统 （ ２ 由 ５部 分 构 成 ： 图 ）
电平 输入 接 Ｉ 、 键 、 ／ ＝按 １ Ｄ Ａ转 换 器 、 码显 示 电路 数 和 ＦＧ Ｐ Ａ最小 系 统 。其 中 Ｄ Ａ转换 器 为两 路 ， ／ 用
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种基于FPGA的新型光数据分析仪设计作者：孙述桂张骞
来源：《中国新通信》2014年第15期
【摘要】为完成对某型号SDH设备、PDH设备光接口状态的检测，提出了一种利用FPGA技术实现PDH、STM- 1、STM- 4光接口全集成的测试方案。
【关键词】 1B1H编解码 PRBS MSTP
一、前言
当前，随着光纤通信技术的飞速发展，SDH、MSTP设备在城域网、电信网等领域发挥着重要的作用。
同时，鉴于历史因素，以前搭建的光纤传输网络中仍然有部分PDH设备。
且SDH、MSTP设备成本较高，带宽利用率相对较小，所有在传输带宽要求不高的光通信传输网络中，PDH还在发挥着作用。
本文提出了一种能够测试指定厂商生产的PDH光接口和标准STM-1、STM-4光接口的通用光数据分析仪的解决方案。
二、硬件设计
硬件总体设计如图 1所示。
如图，测试仪的光接口接收方向经一2×2电平交叉开关芯片的输入，电平交叉开关芯片的输出一路直接进入FPGA，另外一路则连接到E1映射/解映射集成电路上。
同理，光接口发送方向硬件连接与接收方向类似。
通过FPGA控制电平交叉开关芯片的选通引脚，可实现光接口在FPGA和E1映射/解映射芯片之间的切换，也就是光接口在PDH和SDH之间的类型切换，这样设计节约了硬件开销。
为了对集成电路进行配置和提供可视化界面，测试仪采用一颗32位的嵌入式CPU芯片，实现显示屏的显示和按键的扫描。
同时提供了一个串口用于测试仪软件的升级和维护。
三、软件设计
本设计软件部分由FPGA模块、CPU底层2部分组成。
FPGA模块
FPGA模块主要有两个功能，一是实现PDH的E1信号复用和解复用、1B1H编解码；二是实现E1信号的HDB3编解码；三是实现PRBS的插入与误码检测。
PRBS 插入与误码检测
本设计使用的PRBS（伪随机序列）速率为标准2.048Mb/ s，速率等级采用215-1，相位“正”、“反”可选。
检测部分电路采用帧头检测法，在伪随机序列中插入固定的帧头“0011011”，这也是PCM标准帧头，在接收端通过检测帧头信号实现同步，当连续16次在正确位置检测到帧头信号则认为帧同步，当帧同步后，将信号送入比较器，比较器本地生成一个与发送PRBS模块一样的PRBS，并将本地PRBS序列和同步后的信号进行比较，以1024个bit为一个比较序列，设置数据正确指示信号，用于指示当前比较的结果。
另外设置误码计数器，用于存储错误发生时，产生的误码bit数。
E1信号成帧
本设计将PRBS封装到标准的E1信号，复用进PDH光通道中，或映射到SDH的VC-12中。
从而实现PDH光通道的性能监控和对SDH低阶支路状态的监控。
通常，E1有5种帧格式：非成帧、PCM30、PCM30CRC、PCM31、PCM31CRC。
对这5种帧格式，本设计做了较为灵活的处理，将设计主要分成3个通用模块：帧头生成电路、复帧生成电路、CRC校验电路。
对这三个模块进行简单的配置，即可实现相应的帧格式。
HDB3编解码
在二进制消息代码序列中，HDB3码的编码规则：
（1）当连“0”的数量不大于3时，HDB3编码规律与AMI码相同；（2）当出现4个或超过4个连“0”时，将每4连“0”小段的第4个0变换成与前一非0符号（+1或-1）同极性的符号，用“V”脉冲表示，以破坏AMI码极性交替规律.所以，“V”脉冲称为破坏脉冲，“V”脉冲和前3个连“0”（“000V”）称为破坏节；（3）为了使脉冲序列不含直流分量，必须使相邻的破坏点V脉冲极性也交替；（4）当相邻V符号之间有奇数个非0符号时，能保证（2）和（3）条件成立；当有偶数个非0符号时，则得不到保证，这时应将该小段的第1个“0”变换成“+B”或“-B”，B符号的极性与前一非0符号相反，并让后面的非0符号从V符号开始再交替变化[1]。
本设计采用D触发器和与门、或门等门级电路实现HDB3编码和解码。
1B1H编解码
1B1H码：把B1～B4、H1～H4交替按顺序编排，以同步复接方式形成线路码流。
码速率约为68Mb/s，B1-B4各传输120个话路，H1、H3各传输120个话路，H2可传输60或90个话路，因此1B1H线路码可传输780至810个话路。
比普通（34Mb/s）多传输330个话路，传输速率提高了一倍。
电路简单，最大连“0”、“1”为4，具有良好的传输特性，可靠性高，误码检测精度高，缺点是码速率提升大，灵敏度代价高。
1B1H帧结构如下：
图 2 1B1H码结构
本设计编解码模块采用读写脉冲速率差异的方法实现H码的插入。
读出脉冲速率比写入脉冲速率高，这样B码分组后出现多余的空位，在此多余空位插入H码。
软件设计框图如图 3、图 4所示。
CPU底层程序设计
CPU底层程序主要由以下模块组成：显示控制模块、按键扫描模块、性能监控模块。
本设计采用了一个65K色的TFT显示屏，显示屏通信方式为串口，显示屏与CPU之间数据吞吐量较大，因此底层软件设计了一个环形缓冲器，环形缓冲器定长256byte。
另外，为矩阵键盘设计了一个专门的扫描算法，设计了一个状态机，将正确的按键路径存储在一个查找表中，状态机根据查找表的内容做出相应的操作或者提示。
同时查找表中有无效操作项，当用户采用了无效操作后，给出提示，让用户重新操作。
底层软件设计了一个性能监控模块，创建了一个告警监控任务，该任务即时监控FPGA送出的当前E1信道上的误码情况，从而实现对PDH光口和SDH光口低阶的监控。
FPGA同时将E2复用和1B1H编解码的信道误码和告警报告给CPU，由CPU显示控制。
为了监控SDH 再生段、复用段误码情况，底层软件创建了一个分析任务，读取E1映射/解映射芯片的B1、B2字节，通过B1、B2字节的情况判断当前光接口再生段、复用段是否误码。
底层软件设计了一个SDH开销字节监控模块，并在显示屏上设计了一个可视化窗体，用于显示当前SDH开销字节的具体值，并能通过可视化窗体向被测设备开销字节中插入数值。
四、总结
本设计提出的光数据分析仪解决方案完美的将对PDH设备光接口和SDH设备光接口的测试功能集成在了一个体积小巧、功耗较低的便携式仪器上。
设计完成的样机有美观简洁的可视化窗体和灵活的功能按键，这使仪器具有很高的操作性。
参考文献
[1]徐进一种基于VHDL的HDB3码编码器的设计技术[J/OL].《电子工程师》，2008：
1[2013.1.6]。