电子教案《数字电子技术》(邱寄帆)教学资源 第4章习题及答案
《数字电子技术基础》第四章习题答案
第四章 集 成 触 发 器 4.1R d S d Q Q不定4.2 （1CP=1时如下表)(2) 特性方程Q n+1=D(3)该电路为锁存器（时钟型D 触发器）。
CP=0时，不接收D 的数据；CP=1时，把数据锁存。
(但该电路有空翻)4.3 (1)、C=0时该电路属于组合电路；C=1时是时序电路。
(2)、C=0时Q=A B +; C=1时Q n+1=B Q BQ nn+= (3)、输出Q 的波形如下图。
A B C Q4.4CP D Q 1Q 2图4.54.5 DQ QCPT4.6 Q 1n 1+=1 Q 2n 1+=Q 2n Q n 13+=Q n 3 Q Q 4n 14n+=Q1CP Q2Q3Q44.7 1、CP 作用下的输出Q 1 Q 2和Z 的波形如下图； 2、Z 对CP 三分频。
DQ QCPQ1DQ QQ2ZRd CP Q1Q2Z14.8由Q D J Q KQ J Q KQ n 1n n n n +==+=⋅得D 触发器转换为J-K 触发器的逻辑图如下面的左图；而将J-K 触发器转换为D 触发器的逻辑图如下面的右图CPD Q QJKQ QDQ QJ KCP4.9CP B CA4.10CP X Q1Q2Z4.11 1、555定时器构成多谐振荡器 2、u c, u o 1, u o 2的波形u c u o 1u o 2t t t 1.67V3.33V3、u o 1的频率f 1=1074501316..H z ⨯⨯≈ u o 2的频率f 2=158H z4、如果在555定时器的第5脚接入4V 的电压源，则u o 1的频率变为1113001071501232....H z ⨯⨯+⨯⨯≈4.12 图(a)是由555定时器构成的单稳态触发电路。
1、工作原理（略）；2、暂稳态维持时间t w =1.1RC=10ms(C 改为1μF)；3、u c 和u o 的波形如下图：u ou ct t tu i (ms)(ms)(ms)5 10 25 30 45 503.33V4、若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路4.13由555定时器构成的施密特触发器如图(a)所示 1、电路的电压传输特性曲线如左下图； 2、u o 的波形如右下图；3、为使电路能识别出u i 中的第二个尖峰，应降低555定时器5脚的电压至3V 左右。
电子教案《数字电子技术(第5版_杨志忠)》教学资源第4章练习题参考答案
意提案时用 １ 表示，不同意时用 ０ 表示。表决结果为 Ｙ，提案通过时，用 １ 表示，被否决时，
用 ０ 表示，由此，根据题意可列出［题 ４ ８］的真值表。
［题 ４ ８］的真值表
输 入
输出
输 入
输出
Ａ
Ｂ
Ｃ
Ｄ
Ｙ
Ａ
Ｂ
Ｃ
Ｄ
Ｙ
０
０
０
０
０
１
０
０
０
０
０
０
０
１
０
１
０
０
１
１
０
０
１
０
０
１
０
１
０
１
０
０
１
１
０
１
图 Ｐ４ ２（ｂ）的真值表
输 出
输 入
ＹＡ
ＹＢ
Ａ
Ｂ
Ｃ
０
０
１
０
０
１
０
１
０
１
１
０
１
１
０
０
１
１
１
１
输 出
ＹＡ
ＹＢ
１
０
０
１
０
１
１
１
将输入 Ａ、Ｂ、Ｃ 的各种取值组合代入 ＹＡ 和 ＹＢ 式中进行计算，由此可列出真值表。 （３）由图 Ｐ４ ２（ｂ）的真值表可知，如 Ａ 为加数，Ｂ 为被加数，Ｃ 为相邻低位来的进位数； ＹＡ为本位和，ＹＢ 为进位数时，则图 Ｐ４ ２（ｂ）所示电路为一位全加器。 ［题 ４ ３］ 试分析图 Ｐ４ ３ 所示电路在 Ｍ ＝ ０ 时实现何种功能？而在 Ｍ ＝ １ 时又能实现什 么功能？ ［解］ （１）写输出逻辑表达式
《数字电子技术》 第4章
第4章 时序逻辑电路
江西现代职业技术学院 万皓
课件编辑制作：程豪 徐芳
第4章 学习目标及重点与难点
学习目标及重点与难点
学习目标
掌握时序逻辑电路的概念、特点、功能描述和分 析方法。 熟悉常用的寄存器、移位寄存器、计数器集成电 路。 掌握常用时序逻辑集成电路典型电路的应用和设 计方法。 了解同步时序逻辑电路的一般设计方法。
Y=F(X,Qn) W=G(X,Qn) Qn+1=H(W,Qn)
第4章 时序逻辑电路
时序逻辑电路概述
4.1.2 常用的集成时序逻辑电路
熟悉、利用常用的集成时序逻辑电路组成具有基本功能的时序逻 辑电路模块，再组合成较大规模和功能更复杂的时序逻辑数字系统， 是系统模块化设计的基本思路，也是培养能胜任大规模、复杂数字系 统设计、调试、安装工作的高端技能型专门人才的必由之路。
第4章 时序逻辑电路
时序逻辑电路概述
4.1 时序逻辑电路概述
4.1.1 时序逻辑电路的基本概念
时序逻辑电路具有记忆功能，电路在任一时刻的输出状态（次 态Qn+1）不仅取决于该时刻的输入，还取决于电路原来的工作状态 （现态Qn），即还与此前时刻电路的输入及输出状态有关。
时序逻辑电路通常由组合逻辑电路和存储电路组成，其组成框 图如图所示。
第4章 时序逻辑电路
时序逻辑电路概述
(4) 电路逻辑功能说明 由表所示电路的状态转换真值表，或图所示电路的状态转换图
或时序图，可以看出，图所示电路是一个具有自启动能力的同步六 进制计数器（六分频电路）。
第4章 时序逻辑电路
时序逻辑电路概述
[例4.1.2] 试分析图所示电路的逻辑功能。要求步骤齐全，要列出相 应函数式和状态转换真值表，画出状态转换图和时序图。
《数字电子技术》电子教案
《数字电子技术》电子教案第一章：数字电路基础1.1 数字电路概述介绍数字电路的定义、特点和应用解释数字电路与模拟电路的区别1.2 数字逻辑基础介绍数字逻辑的基本概念和术语解释逻辑门、逻辑函数和逻辑代数1.3 布尔代数介绍布尔代数的定义和基本运算法则解释布尔代数在数字电路中的应用第二章：逻辑门和逻辑函数2.1 逻辑门介绍常见的逻辑门及其真值表和逻辑功能解释逻辑门的实现方式和电路图2.2 逻辑函数介绍逻辑函数的定义和表示方法解释逻辑函数的性质和简化方法2.3 逻辑函数的优化介绍逻辑函数优化的目的和方法解释卡诺图和最小化方法第三章：组合逻辑电路3.1 组合逻辑电路概述介绍组合逻辑电路的定义和特点解释组合逻辑电路的实现方式3.2 常见的组合逻辑电路介绍编码器、译码器、多路选择器和算术逻辑单元等常见组合逻辑电路解释它们的电路图和功能3.3 组合逻辑电路的设计方法介绍组合逻辑电路的设计方法和步骤解释组合逻辑电路的设计实例第四章：时序逻辑电路4.1 时序逻辑电路概述介绍时序逻辑电路的定义和特点解释时序逻辑电路的实现方式4.2 常见的时序逻辑电路介绍触发器、计数器和寄存器等常见时序逻辑电路解释它们的电路图和功能4.3 时序逻辑电路的设计方法介绍时序逻辑电路的设计方法和步骤解释时序逻辑电路的设计实例第五章：数字电路的设计与仿真5.1 数字电路设计流程介绍数字电路设计的基本流程和步骤解释设计过程中各个阶段的任务和目标5.2 数字电路仿真介绍数字电路仿真的概念和作用解释仿真工具的使用方法和仿真过程5.3 数字电路设计实例提供一个数字电路设计实例，包括设计要求和实现过程解释设计实例中使用的技术和方法第六章：数字电路仿真软件介绍6.1 常见数字电路仿真软件介绍Multisim、Proteus、Altium Designer等常见数字电路仿真软件的特点和应用领域解释这些软件的功能和操作界面6.2 仿真软件的基本操作介绍数字电路仿真软件的基本操作，包括电路图的绘制、元件的选取和连接、测试点设置等解释这些操作的具体步骤和注意事项6.3 仿真实验设计与实践提供一个数字电路仿真实验的设计实例，包括实验目的、电路图设计和仿真步骤解释实验过程中需要注意的问题和解决方法第七章：数字电路测试与维护7.1 数字电路测试概述介绍数字电路测试的目的和重要性解释数字电路测试的基本方法和分类7.2 数字电路测试方法介绍静态测试和动态测试两种数字电路测试方法解释这两种测试方法的具体步骤和应用场景7.3 数字电路维护与故障排除介绍数字电路维护的基本内容和注意事项解释故障排除的步骤和方法第八章：数字电路在实际应用中的案例分析8.1 数字电路在通信领域的应用分析数字电路在电话交换系统、无线通信系统等通信领域的应用实例解释这些应用实例中数字电路的作用和重要性8.2 数字电路在计算机领域的应用分析数字电路在计算机处理器、存储器等关键部件中的应用实例解释这些应用实例中数字电路的设计原理和性能要求8.3 数字电路在其他领域的应用分析数字电路在医疗设备、工业控制等领域的应用实例解释这些应用实例中数字电路的功能和优势第九章：数字电路技术的发展趋势9.1 集成电路技术的发展介绍集成电路技术的起源和发展历程解释集成电路技术对数字电路发展的影响9.2 数字电路设计方法的创新介绍数字电路设计方法的创新，包括硬件描述语言、可编程逻辑器件等解释这些创新方法在数字电路设计中的应用和优势9.3 未来数字电路技术的发展方向探讨未来数字电路技术的发展趋势和潜在应用领域分析未来数字电路技术可能面临的挑战和机遇第十章：数字电路实验与实践10.1 数字电路实验概述介绍数字电路实验的目的和重要性解释数字电路实验的基本步骤和注意事项10.2 实验项目设计与实践提供一系列数字电路实验项目，包括实验目的、电路图设计和实验步骤解释实验过程中需要注意的问题和解决方法解释实验报告的评价方法和改进建议第十一章：数字电路与系统的可靠性分析11.1 可靠性基本概念介绍可靠性的定义和衡量指标，如失效率、平均失效间隔时间(MTBF)等解释可靠性在数字电路设计中的重要性11.2 数字电路可靠性分析分析影响数字电路可靠性的因素，如元件特性、电路结构、环境条件等解释如何通过设计提高数字电路的可靠性11.3 系统级可靠性分析介绍系统级可靠性分析的概念和方法解释冗余设计、容错技术等提高系统级可靠性的策略第十二章：数字电路的抗干扰设计12.1 干扰源和干扰类型介绍数字电路中常见的干扰源和干扰类型，如电磁干扰(EMI)、射频干扰(RFI)等解释干扰对数字电路性能的影响12.2 抗干扰设计原则介绍抗干扰设计的原则和措施，如屏蔽、接地、滤波等解释如何在数字电路设计中实施这些抗干扰措施12.3 数字电路的抗干扰实例提供数字电路抗干扰设计的实例，包括实际电路图和设计思路解释实例中采用的抗干扰技术和方法第十三章：数字电路的绿色设计与环保13.1 绿色设计的概念介绍绿色设计的定义和重要性解释绿色设计在数字电路领域的应用意义13.2 绿色设计原则与技术介绍绿色设计的原则和关键技术，如低功耗设计、可回收材料使用等解释如何在数字电路设计中实现绿色设计的目标13.3 数字电路的环保影响评估介绍评估数字电路环保影响的方法和指标解释如何通过环境影响评估来优化数字电路的绿色设计第十四章：数字电路技术的标准与规范14.1 数字电路技术标准概述介绍数字电路技术标准的重要性和作用解释常见数字电路技术标准的内容和应用领域14.2 标准化设计与兼容性讨论标准化设计对数字电路技术发展的影响解释标准化设计与兼容性在数字电路中的应用和实践14.3 遵守标准和规范的设计实践提供一个遵循标准和规范的数字电路设计实例解释设计过程中如何遵守相关标准和规范的重要性第十五章：数字电路技术的未来挑战与机遇15.1 技术发展带来的挑战分析数字电路技术发展中面临的挑战，如功耗、性能、安全性等解释这些挑战对数字电路技术的未来影响15.2 新兴技术带来的机遇介绍新兴技术如物联网、等对数字电路技术的推动作用解释这些新兴技术为数字电路技术发展带来的机遇15.3 面向未来的设计理念探讨面向未来的数字电路设计理念，如可持续性、智能化等分析这些设计理念如何指导数字电路技术的未来发展重点和难点解析本文档详细地介绍了《数字电子技术》电子教案，内容涵盖了数字电路的基础知识、逻辑门和逻辑函数、组合逻辑电路、时序逻辑电路、数字电路的设计与仿真、数字电路的测试与维护、数字电路在实际应用中的案例分析、数字电路技术的发展趋势、数字电路实验与实践等十五个章节。
电子教案《数字电子技术》(邱寄帆)教学资源 学习指南
《数字电子技术》课程学习指南
《数字电子技术》网络课程由网上学习、辅导答疑、网上讨论、习题测试等部分组成，由于该课程是一门实践性和应用性很强的技术基础课程，因此要求学习者参与每个单元所规定的实践性教学环节的训练。
网上学习部分的内容充分利用了计算机、INTERNET、多媒体等技术手段，采用文本、图片、音频、动画等多种表现形式，全面系统介绍数字电子技术知识。
实践性教学环节含实验和实训等内容，由每个学习情境及子情境具体给出，学生应认真按照具体指导及要求完成实验和实训的训练，着重培养理论联系实际的能力，培养实际动手能力及实验技能，培养分析问题与解决问题的能力。
在学习本课程时，不仅要重视理论学习，更应重视实践性教学环节，要完成一定数量的习题和实训课题，在反复运用中加深理解和巩固所学的知识，真正实现“学中做”和“做中学”。
1。
数字电子技术基础-课后习题答案第4章组合逻辑电路
第四章习题答案4-1(a)100A A F ⊕=,211A A F ⊕=,322A A F ⊕=,33A F =(b) 000B A C =,011111)()(C B A B A C ⊕+=,000B A S ⊕=,0111)(C B A S ⊕⊕= (c) B A AB F +=（同或）(d) B A AC F +=1,B A BC F +=2,C A BC F+=3, 4-2，F ，F ，F∑=)9,8,7,6,5(3m F ，∑=)9,4(2m F ，∑=)8,7,3,2(1m F ，∑=)8,6,3,1(0m F卡诺图化简D F =3,AD D C B F +=2,D A C B CD F ++=1,D B A D A F +=0，F ，F ，F∑=)9,8,7,6,5(3m Y ，∑=)9,4,3,2,1(2m Y ， ∑=)8,7,4,3,0(1m Y ，∑=)8,6,4,2,0(0m Y用4-16线译码器实现987653F F F F F Y =,943212F F F F F Y =,874301F F F F F Y =,864200F F F F F Y =4-3将四片138译码器级联，ST 接高电平，ST 接低电平，ST 由译码控制3442A A ST =,3432A A ST =,3432A A ST =,3432A A ST =4-4113471347(1,3,4,7)F m m m m m F F F F ===∑ 2046046(0,4,6)F m m m m F F F ===∑4-51）一片8选1，输入A 、B 、C 分别接8选1的地址A 2,A 1,A 00,,1,17563420========D D D D D D D D D D2）两片8选1，输入A 、B 、C ，D 分别接4选1的地址012,,,A A A E1,01413121197651151084320================D D D D D D D D D D D D D D D D4-6A S SB A S S B A S S AB S S F 01010101)()(+⊕+++= A S S B A S S B A S S B S S A S S AB S S F 010*********+++++=将A S S ,,01分别接8选1的地址012,,A A A ，则输入端分别是0,1,,70635421========D D D D B D B D D D4-71) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=0011,CI=0 2) 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3B 2B 1B 0=1101,CI=04-8假设四位被加数为ABCD ，加数为EFGH 输入A,B,C,D 分别接加法器的A 3,A 2,A 1,A 0, 加法器的B 3,B 2,B 1,B 0如下：M CI M H B M G B M F B M E B =⊕=⊕=⊕=⊕=,,,,01234-9真值表∑=)15,14,13,11,7(m F1)8选1数据选择器，将B A M ,,分别接8选1的地址012,,A A A ，则输入端分别是0,1,42107653========D D D D D C D D D2)用3-8译码器151413117151413117F F F F F m m m m m F ==4-10设三个开关分别为A,B,C ，开关的关闭为1，打开为0；灯的输出为F ，灯的亮为1，灭为0真值表C B A F =输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0 1) a 端：0158421=====D D D D D , 其余数据端接1 2) b 端：所有数据端均接1，1150=D D3) c 端：012109653======D D D D D D ,其余数据端接1 4) d 端：0158421=====D D D D D ,其余数据端接15) e 端：01514131187421=========D D D D D D D D D ,其余数据端接1 6) f 端：1150==D D ,其余数据端接07) g 端：08421====D D D D ,其余数据端接1设输出灯亮为1，灭为0真值表如下：1)4-16输入ABCD 分别接4-16译码器的地址段A 3,A 2,A 1,A 0（1) F 1端：143210=====D D D D D , 其余数据端接0 （2) F 2端：198765=====D D D D D , 其余数据端接0 （3) F3端：1151413121110======D D D D D D , 其余数据端接0 2）4位数据比较器实现用两片数据选择器，输入端ABCD 分别接两个比较器的A 3A 2A 1A 0,第一片比较器的B 3B 2B 1B 0=0101，第二片的B 3B 2B 1B 0=1001，两片的级联端0,1===<>=B A B A B A I I I ，则:B A I F <=11，B A I F >=23，212F F F =用4-16输入A 1A 0B 1B 0分别接4-16译码器的地址段A 3,A 2,A 1,A 0 （1) F 0端：1151375====D D D D , 其余数据端接0（2) F 1端：1141311976======D D D D D D , 其余数据端接0 （3) F 2端：1141110===D D D , 其余数据端接0 （4) F 3端：115=D , 其余数据端接04-141）只要把两片的B A I =直接相连就可以判断三个输入数据是否相等，假定输入为ABCD 四门课程，及格为1，不及格为0；输出F 为能否毕业，能够毕业为1，不能毕业为0。
数字电子技术第4章_组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．图解：B A B A B A AB B AB A AB B AB A F ⊕=•=•••=•••=4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
解：（1）ABD BC CD ABD BC CD L ++=••= （2）L B A =1 =1 =1FF B A(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕•⊕= (2)4.6试分析图所示电路的逻辑功能。
习题4.6图解：（1）ABC C B A F )(++=10(2)电路逻辑功能为：“判输入ABC 是否相同”电路。
4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
习题4.7图 解：（1）根据波形图得到真值表：C AB BC A C B A F ++=4.8、设∑=)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。
1）用与非门实现。
2）用或非门实现。
3) 用与或非门实现。
FCB A解：（1）将逻辑函数化成最简与或式并转换成最简与非式。
电子教案《数字电子技术》(邱寄帆)教学资源 第04讲 1.3.3 逻辑代数的公式和运算法则
（2）反演规则
对任何一个逻辑表达式Y 作反演变换，可得Y 的 反函数 Y 。这个规则叫做反演规则。
反演变换： “﹒”→“﹢” “﹢”→“﹒”
“0” → “1” “1” →“0”， 原变量→反变量 反变量→原变量
Y A B CD 0 Y A B (C D) 1
Y ABC DE Y ABC DE Y A(B C D E)
运用反演规则时，要注意运算的优先顺序（先 括号、再相与，最后或） ，必要时可加或减扩号。
2020/7/1
12
（3）对偶规则
对任何一个逻辑表达式Y 作对偶变换，可Y的对偶 式Yˊ。
对偶变换：
“﹒”→“﹢” “﹢”→“﹒” “0” → “1” “1” →“0”
4
（2）常量与变量之间的关系
普通代数结 果如何？
（3）与普通代数相似的定理
交换律 结合律 分配律
A·B = B·A A·（B·C）=（A·B）·C A·（B+C）=A·B + A·C
A+B=B+A A +(B+C)=(A+B)+C A+(BC)=(A+B)(A+C)
2020/7/1
5
（4）特殊的定理
Y AB A(C 0) Y ( A B)(A C 1)
运用对偶规则时，同样应注意运算的优先顺序， 必要时可加或减扩号。
2020/7/1
13
对偶定理： 若等式Y=W成立，则等式Y ˊ=Wˊ也成立。 利用对偶定理，可以使要证明和记忆的公式数目 减式
14
作业题
结束
1.3 逻辑函数及其化简 放映
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题
1.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
2．在下列触发器中，有约束条件的是。
A.主从J K F/F
B.主从D F/F
C.同步R S F/F
D.边沿D F/F
3．一个触发器可记录一位二进制代码，它有个稳态。
A.0
B.1
C.2
D.3
E.4
4．存储8位二进制信息要个触发器。
A.2
B.3
C.4
D.8
5．对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A.0
B.1
C.Q
D.Q
6．对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T=。
A.0
B.1
C.Q
D.Q
7．对于D触发器，欲使Q n+1=Q n，应使输入D=。
A.0
B.1
C.Q
D.Q
8．对于J K触发器，若J=K，则可完成触发器的逻辑功能。
A.R S
B.D
C.T
D.Tˊ
9．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。
A.J=K=0
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=0
E.J=0,K=Q
10．欲使J K触发器按Q n+1=Q n工作，可使J K触发器的输入端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=Q
D.J=Q,K=1
E.J=1,K=Q
11．欲使J K触发器按Q n+1=0工作，可使J K触发器的输入端。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=1
D.J=0,K=1
E.J=K=1
12．欲使J K触发器按Q n+1=1工作，可使J K触发器的输入端。
A.J=K=1
B.J=1,K=0
C.J=K=Q
D.J=K=0
E.J=Q,K=0
13．欲使D触发器按Q n+1=Q n工作，应使输入D=。
A.0
B.1
C.Q
D.Q
14．下列触发器中，克服了空翻现象的有。
A.边沿D触发器
B.主从R S触发器
C.同步R S触发器
D.主从J K触发器
15．下列触发器中，没有约束条件的是。
A.基本R S触发器
B.主从R S触发器
C.同步R S触发器
D.边沿D触发器
16．描述触发器的逻辑功能的方法有。
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
17．为实现将J K触发器转换为D触发器，应使。
A.J=D,K=D
B.K=D,J=D
C.J=K=D
D.J=K=D
18.边沿式D触发器是一种稳态电路。
A.无
B.单
C.双
D.多
二、判断题（正确打√，错误的打×）
１． D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能。
（）
２． R S触发器的约束条件R S=0表示不允许出现R=S=1的输入。
（）
３．同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）
（）４．主从J K触发器、边沿J K触发器和同步J K触发器的逻辑功能完全相同。
５．若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。
（）
６．由两个T T L或非门构成的基本R S触发器，当R=S=0时，触发器的状态为不定。
７．对边沿J K触发器，在C P为高电平期间，当J=K=1时，状态会翻转一次。
（）三、填空题
1．触发器有个稳态，存储8位二进制信息要个触发器。
2．一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=且R=的信号。
3．触发器有两个互补的输出端Q、Q，定义触发器的1状态为，0状态为，可见触发器的状态指的是端的状态。
4．一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。
5．在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。
答案
一、选择题
1．B
2．C
3．C
4．D
5．BD
6．AD
7．C
8．C
9．ABDE
10．ACDE
11．BCD
12．BCE
13． D
14．ABD
15． D
16．ABCD
17． A
18． C
二、判断题
1.×
2.√
3.√
4.√
5.×
6.×
7.×
三、填空题
1．2 8
2．0 0
3．Q=1、Q=0Q=0、Q=1Q
4．R S=0
5．空翻主从式边沿式
思考题与习题
4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？
4-2 试分别写出RS触发器、JK触发器、D触发器、T触发器和T′触发器的状态转换表和特性方程。
4-3 已知同步RS触发器的R、S、CP端的电压波形如图T4-3所示。
试画出Q、Q端的电压波形。
假定触发器的初始状态为0。
图T4-3
4-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图T4-4所示，试画出触发器输出端Q、Q的波形。
图T4-4
4-5电路如图T4-5(a)所示，输入波形如图T4-5(b)所示，试画出该电路输出端G的波形，设触发器的初始状态为0。
图T4-5
4-6 试画出图T4-6所示波形加在以下两种触发器上时，触发器输出Q的波形：
(1)下降沿触发的触发器
(2)上升沿触发的触发器
图T4-6
4-7 已知A、B为输入信号，试写出图T4-7所示各触发器的次态逻辑表达式。
图T4-7
4-8 设图T4-8所示中各TTL 触发器的初始状态皆为0，试画出在CP 信号作用下各触发的输出端Q 1~Q 6的波形。
图T4-8
4-9 试对应画出图T4-9所示电路中Q 1、Q 2波形。
图T4-9
4-10一逻辑电路如图T4-10所示，试画出在CP 作用下3210Y Y Y Y 、、、的波形。
（CT74LS139为2线—4线译码器。
）
图T4-10
4-11由边沿D触发器和边沿JK触发器组成图T4-11(a)所示的电路。
输入如图（b)所示的波形，试对应画出Q1、Q2的波形。
图T4-11。