产品EMC设计考虑点汇总表---PCB的EMC考虑点案例解释
EMC设计技巧及其PCB设计中的EMC设计概念
EMC设计技巧及其PCB设计中的EMC设计概念1.电源和信号分离：电源和信号的分离是EMC设计的首要任务之一、在PCB设计中，应将电源线与信号线分开布局，以减少互相干扰。
同时，应尽可能减少电源和信号线之间的交叉。
2. 确保地线的良好连接：地线是EMC设计中非常重要的要素，它能够减少电磁辐射和EMI（Electromagnetic Interference）。
在PCB布局中，应尽量保证地线的连续性和低阻抗，降低电磁波辐射。
同时，应避免形成大的回路环路。
3.使用过滤器：过滤器能够消除电源中的高频噪声，并减少信号线上的干扰。
在PCB设计中，可以采用滤波器来实现对电源线和信号线的滤波，以确保干净的电源和信号。
4.布局合理：合理的布局能够降低电磁辐射和EMI。
在PCB布局中，应尽量减少高频回路和低频回路之间的交叉，在布局时要考虑到信号线的长度和走线路径，避免形成长的导线。
5.适当的屏蔽：在一些高频或EMI敏感的电路中，可以采用屏蔽措施来降低电磁辐射和EMI。
在PCB设计中，可以使用金属屏蔽罩或层叠设计来实现对敏感电路的屏蔽，防止其受到外界噪声的干扰。
6.管理高速信号：高速信号的传输会产生较大的电磁辐射和EMI。
在PCB设计中，应采取措施来管理高速信号，如使用差分信号传输、布局合理的地线和终端阻抗匹配等，以降低高速信号对其他电路的干扰。
7.控制接地回路：在PCB设计中，应注意控制接地回路的路径和走向，避免形成大的环路和共模回路。
合理的接地设计能够减少电磁辐射和EMI，提高电子设备的EMC性能。
8.增加电磁屏蔽性能：在PCB设计中，可以通过增加电磁屏蔽材料和层叠设计来提高电子设备的屏蔽性能。
如通过增加地层、空层、屏蔽层等，来抑制电磁辐射和EMI。
以上是一些常见的EMC设计技巧和PCB设计中的EMC设计概念。
在实际应用中，由于不同电子设备的特点和需求不同，EMC设计也会有一定的差异。
因此，在进行EMC设计时，需要根据具体情况选择合适的技巧和措施，以确保电子设备在特定环境下的正常运行和协调工作。
PCB 的EMC 设计
PCB 的EMC 设计印制电路板中的电磁干扰问题包括公共阻抗耦合、串扰、高频载流导线产生的辐射，以及印制线条对高频辐射的感应等。
其中的高频辐射的问题最为严重，这是因为电源线和接地线、信号线的阻抗随着频率的增高而增高，较易通过公共阻抗耦合产生干扰；同时，频率增高使得线路间寄生电容的容抗减小，因而串扰更易发生；此外，随着频率的增高，还使走线尺寸达到可以和时钟及其谐波的波长相比拟的程度。
因此，高频辐射情况更加明显。
高频数字线路设计的另一个问题是由于传输线路阻抗不匹配而导致的信号反射与畸变。
1. PCB 中的公共阻抗耦合问题当模拟电路和数字电路在同一块印制电路板上混装时，若电源与地线共用，则可能产生严重的公共阻抗耦合问题。
在地线回路中产生的干扰电压，严重时可能高于接在公共回路中的模拟和数字电路的噪音容限，造成设备工作的不稳定。
较好的印制电路板布线方案是，让模拟和数字电路分别拥有自己的电源和地线通路，这样干扰电压就不会出现在放大器的输入端上。
另外，在可能的情况下，应尽量加宽这两部分电路的电源与地线，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压。
一单独工作的PCB 的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf 的电容，给两电源间的信号返回电流提供通路。
如此PCB 是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源处理与上面一样。
2. PCB 的布局设计建议归结如下：・当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域。
・对低电平模拟电路和数字逻辑电路要尽可能地分离。
图1是印制板的最佳布局。
因为这种布局可以使高频电流在印制板上的走线路径变短，有助于降低线路板内部的串扰、公共阻抗耦合和辐射发射。
图2 则表示了在线路板上有模拟电路的情况。
PCB板中的EMC设计
PCB板中的EMC设计PCB板中的EMC设计应是任何电子器件和系统综合设计的一部分，它远比试图使产品达到EMC的其他方法更节约成本。
电磁兼容设计的关键技术是对电磁干扰源的研究，从电磁干扰源处控制其电磁发射是治本的方法。
控制干扰源的发射，除了从电磁干扰源产生的机理着手降低其产生电磁噪声的电平外，还需广泛地应用屏蔽（包括隔离）、滤波和接地技术。
EMC的主要设计技术包括电磁屏蔽方法、电路的滤波技术以及应特别注意的接地元件搭接的接地设计。
一、PCB板中的EMC设计金字塔如图9-4所示为器件和系统EMC最佳设计的推荐方法，这是一个金字塔式图形。
首先，优秀的EMC设计的基础是良好的电气和机械设计原则的应用。
这其中包括可靠性考虑，比如在可接受的容限内设计规范的满足、好的组装方法以及各种正在开发的测试技术。
一般来说，驱动当今电子设备的装置要安装在PCB上。
这些装置由具有潜在干扰源以及对电磁能量敏感的元件和电路构成。
因此，PCB的EMC设计是EMC设计中的下一个最重要的问题。
有源元件的位置、印制线的走线、阻抗的匹配、接地的设计以及电路的滤波均应在EMC设计时加以考虑。
一些PCB元件还需要进行屏蔽。
再次，内部电缆一般用来连接PCB或其他内部子组件。
因此，包括走线方法和屏蔽的内部电缆EMC设计对于任何给定器件的整体EMC来说是十分重要的。
在PCB的EMC设计和内部电缆设计完成以后，应特别注意机壳的屏蔽设计和所有缝隙、穿孔和电缆通孔的处理方法。
最后，还应着重考虑输入和输出电源以及其他电缆的滤波问题。
二、电磁屏蔽屏蔽主要运用各种导电材料，制造成各种壳体并与大地连接，以切断通过空间的静电耦合、感应耦合或交变电磁场耦合形成的电磁噪声传播途径，隔离主要运用继电器、隔离变压器或光电隔离器等器件来切断电磁噪声以传导形式的传播途径，其特点是将两部分电路的地线系统分隔开来，切断通过阻抗进行耦合的可能。
屏蔽体的有效性用屏蔽效能（SE）来表示（如图9-5所示），屏蔽效能的定义为：电磁屏蔽效能与场强衰减的关系如表9-1所列。
从EMC角度考虑常用电路设计及PCB设计
从EMC角度考虑常用电路设计及PCB设计A.电源电路电源电路设计中，功能性设计主要考虑温升和纹波大小。
温升大小由结构很关键：大电容一般采用低ESR电容，小电容采用0.1UF和1000pF共用。
电源电路设计中，电磁兼容设计是关键设计。
主要涉及的电磁兼容设计有：传导发射和浪涌。
传导发射设计一般采用输入滤波器方式。
外部采购的滤波器内部电路一般采用下列电路：Cx1和Cx2为X电容，防止差模干扰。
差模干扰大时，可增加其值进行抑制；Cy1和Cy2为Y电容，防止共模干扰。
共模干扰大时，可增加其值进行抑制。
需要注意的是，如自行设计滤波电路，Y电容不可设计在输入端，也不可双端都加Y电容。
浪涌设计一般采用压敏电阻。
差模可根据电源输入耐压选取；共模需要电源输入耐压和产品耐压测试综合考虑。
当浪涌能量大时，也可考虑压敏电阻（或TVS）与放电管组合设计。
1 电源输入部分的EMC设计应遵循①先防护后滤波；②CLASS B规格要求的电源输入端推荐两级滤波电路，且尽量靠近输入端；③在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路；如果一定有采样电路，采样电路应额外增加了足够的滤波电路。
原因说明：①先防护后滤波：第一级防护器件应在滤波器件之前，防止滤波器件在浪涌、防雷测试中损坏，或导致滤波参数偏离，第二级保护器件可以放在滤波器件的后面；选择防护器件时，还应考虑个头不要太大，防止滤波器件在PCB布局时距离接口太远，起不到滤波效果。
②CLASS B规格要求的电源输入端推荐两级滤波电路，且尽量靠近输入端：CLASSB要求比CLASS A要求小10dB，即小3倍，所以应有两级滤波电路；CLASSA规格要求至少一级滤波电路；所谓一级滤波电路指包含一级共模电感的滤波电路。
③在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路；如果一定有采样电路，采样电路应额外增加了足够的滤波电路：电源采样电路应从滤波电路后取；如果采用电路精度很高，必须从电源输入口进行采样时，必须增加额外滤波电路。
EMC基本原理及PCB的EMC设计
以下是与电磁兼容有关的常见术语： EMC：(Electromagnetic compatibility)电磁兼容性 EMI： (Electromagnetic interference) 电磁干扰 EMS：(Electromagnetic Susceptibility) 电磁敏感度 RE：（Radiated emission）辐射骚扰 CE：（Conducted emission）传导骚扰 CS：（Conducted Susceptibility）传导骚扰抗扰度 RS：（Radiated Susceptibility）射频电磁场辐射抗扰度 ESD： (Electrostatic discharge) 静电放电 EFT/B： (Electrical fast transient burst) 电快速瞬变脉冲群 Surge ：浪涌
EMC基本原理及 PCB的EMC设计
SIGN HERE
EMC基本原理及PCB的EMC设计
内部使用
目录
1EMC基本原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.1EMC的定义 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.2EMC研究的目的和意义 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.3EMC的主要研究内容 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.4EMC三要素及对策 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.4.1EMC三要素 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 1.4.2EMC对策 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
PCB布局设计中的EMC标准评估分析
PCB布局设计中的EMC标准评估分析在PCB（Printed Circuit Board，印刷电路板）布局设计过程中，EMC （Electromagnetic Compatibility，电磁兼容性）标准评估分析是至关重要的一步。
EMC标准评估分析旨在确保电子设备在工作时不会相互干扰，同时也不会受到外部电磁干扰的影响，从而保证设备的稳定性和可靠性。
首先，需要明确了解EMC标准的基本原则。
EMC标准通常包括电磁兼容性、干扰电压抑制、传导干扰和辐射干扰等方面的要求。
在设计PCB布局时，需要考虑到这些要求，保证PCB布局符合相关标准的规定。
其次，进行电磁兼容性分析。
电磁兼容性分析是评估电子设备是否在电磁环境中正常工作而不会产生干扰的重要手段。
通过对电路板布局、线路走向、接地等方面的合理设计，可以有效减少电磁辐射和传导干扰的发生，提升设备的抗干扰能力。
另外，需要对干扰电压抑制进行评估。
干扰电压抑制是指在电路设计中采取措施降低干扰电压的作用。
在PCB布局设计中，可以通过合理的布线、差分信号设计、模拟与数字信号分离等方式来减少干扰电压的产生，从而降低设备受到干扰的可能性。
此外，还要考虑传导干扰和辐射干扰的评估。
传导干扰是由于电路板之间的相互作用导致的干扰，而辐射干扰则是由于电路板辐射的电磁波造成的干扰。
在PCB布局设计中，可以采取减少线路长度、增加地线面积、使用滤波器等手段来降低传导干扰和辐射干扰的影响，提升设备的抗干扰能力。
最后，在进行EMC标准评估分析时，需要借助专业的仿真软件和工具进行模拟和测试。
通过仿真可以提前发现潜在的干扰问题，避免在实际生产中出现不必要的麻烦。
同时，还可以借助传导和辐射测试仪器对电磁兼容性进行实际的测试，确保设备符合相关标准的要求。
综上所述，PCB布局设计中的EMC标准评估分析是确保电子设备稳定运行的关键步骤。
通过对电磁兼容性、干扰电压抑制、传导干扰和辐射干扰等方面进行全面评估，可以有效提升设备的抗干扰能力，确保设备在各种工作环境下都能正常运行，为用户提供更加可靠的产品和服务。
多层PCB板设计的电磁兼容(EMC)考量
多层PCB板设计的电磁兼容（EMC）考量3 - W法则：当两条印制线间距较小时，两条线之间会发生电磁串扰，这会使有关电路功能失常，为避开这种干扰，应保持任何线条间距不小于3倍印制线条宽度，即不小于3W （W为印制线条宽度）。
印制线条宽度取决于线条阻抗的要求，太宽会影响布线密度，太窄会影响传输到终端的信号完整性和强度。
时钟电路、差分对、I/O端口的布线都是3 - W原则的基本应用对象。
3 - W原则只是表示了串扰能量衰减70%的电磁通量线边界，若要求更高，如保证串扰能量衰减98%的电磁通量边界线就必需采纳10W间隔。
2. 3 地线的布置首先，要建立分布参数的概念，高于一定频率时，任何金属导线都要看成是由、电感构成的器件。
所以接地引线具有一定阻抗并且构成电气回路，不管是单点接地还是多点接地，都必需构成低阻抗回路进入真正的地或机架。
25mm 长的典型印制线大约会表现15～ 20nH电感，加上分布电容的存在，就会在接地板和设备机架之间构成谐振电路。
第二，接地电流流经接地线时，会产生传输线效应和天线效应。
当线条长度为1 /4波长时，表现出很高的阻抗，接地线事实上是开路的，接地线反而成为向外辐射的天线。
最后，接地板上弥漫高频电流和骚扰形成的涡流，因此，在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于最高频率波长的1 /20. 挑选恰当的器件是设计胜利的重要因素，特殊是在挑选规律器件时，尽量挑选升高时光比5ns长的，决不要选比电路要求时序快的规律器件。
2. 4 电源线的布置对于多层板，采纳电源层- 地层结构供电，这种结构的特性阻抗比轨线对小得多，可以做到小于1Ω。
这种结构具有一定的电容，不必在每个集成芯片旁加高频去耦电容。
即使层电容容量不够，需要外加去耦电容时，也不要加在集成芯片旁边，可加在印制板的任何地方。
集第1页共2页。
PCB的EMC设计要点
PCB的EMC设计 ......................................................................................... 错误！未定义书签。
EMC概述.. (2)PCB（Print Circuit Board）基础 (6)信号完整性SI（Signal Integrity） (10)20H规则： (11)3W规则： (12)高速数字系统的串扰： (12)阻抗匹配与端接技术： (13)镜像平面 (15)电源干扰的抑制： (16)去耦电容： (17)电源层和接地层间的电容： (18)小型电源母线 (19)电源线的布线 (20)地线的干扰 (21)屏蔽接地： (23)接地 (24)地层的隔缝： (29)I/O去耦电容和EMC地 (30)典型的多层印制电路板的分配方法 (31)双面板的两种布局：横竖格矩阵结构和辐射走线结构 (32)AD转换器的精度和分辨率增加时使用的布线技巧 (33)什么是磁珠以及磁珠的原理与应用 (36)EMC概述电磁兼容ＥＭＣ（electromagnetic compatibility）是一门综合性学科，主要研究电磁干扰和抗干扰的问题，即研究同一电磁环境下工作的各种电气电子系统、分系统、设备和元器件如何正常工作、互不干扰，进而达到兼容的状态。
特别强调采用计算机仿真，对ＥＭＣ作反复优化设计后进行评定。
但要注意计算机仿真应在设计完成之后和完成样机前进行。
从电磁兼容型规范的评定要求出发。
ＥＭＣ的两重含义：１.产生的电磁干扰不应对周围系统造成不能承受的影响和环境污染。
２.对外界电磁干扰有足够的防御能力。
质量可靠性的重要指标。
研究干扰传输和耦合的机理。
电磁干扰三要素：干扰源，传输途径和敏感体。
干扰传输：１.导线传输导线电感（外电感）总是由于环路的存在而存在，单根导线的电感可以理解为该导线与其他导线相距较远时的外电感。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
解释说明:被点亮为解码芯片，Fra bibliotek AV、耳机 输出口太近，易受到空间干扰
5． 合理安排各功能电路间连接线的位置，防止各连接线间干扰信号的相互串饶、激励辐射 等。如液晶电视上较长的按键连接线、遥控接收板连接线、喇叭线等尽量远离 RAM、 DC/CDC、解码芯片和主板到屏的连接线。必要时与结构协商更改 PCB 结构图。
口地）预留焊盘接地；
8． 对于干扰较大的功能电路要尽量考虑使用局部屏蔽，即在电路板上焊接一个小屏蔽罩， 屏蔽干扰较大的电路及芯片。
MTK1389 与 DRAM 之 间 的 数据线干扰 较大与 FM 天 线发射电路 靠得太近,会 把干扰源从 天线发射出 去
9． 合理安排电源，包括 DC/DC 电路，尽量使得电源传输路径短，分布均匀。 10． 合理安排滤波电容的位置，滤波电容要尽量靠近需要滤波的器件引脚。
地。 建议最好采用同一地。实践证明采用分割地成功地案例比较少。
8. 对于差分电路一定要相邻平行完全等长走线。 9. 对于连接线端子、I/O 防 EMI/EMS 的器件一定要放置在连接线端子、I/O 旁，且信
号走线一定要先经过防 EMI/EMS 器件再到端子。 10. 对于电容的滤波一定要做到先经过电容再到后级电路。 11. 输入输出线不要靠的很近 12. 要求：在比较重要的地（如解码 IC/RAM 等工作频率比较高的 IC 在器件底部地、I/O
解释说明:标注的位置按键 板连接线不能跨过 LVDS 信 号，由于 LVDS 信号干扰很 大。
6． 各功能电路要以核心芯片为中心，相关元件布置在核心芯片周围，不同功能电路及信号 线不能重叠放置。如 TOP 层布了数字电路，该数字电路的下面层 BOTTOM 层绝对不能放 置模拟电路及模拟信号线。
7． 各功能电路、相关元件布置尽量紧凑，缩短各电源线、信号线的连接长度，减少 EMI 的 天线效应。 解释说明:信号线的连接线 长度过长
11． 合理安排复位电路、时钟电路，要尽量靠近器件引脚。 解释说明：ESD 器件尽可能靠近输入/输出端口，ESD 电路应尽靠近 IC 复位脚;时钟线、 高速信号线上电阻/磁珠一定要放在信号源端
被点亮的复位电路 尽量不要过孔和绕 过其它芯片，走线 尽量短，复位电路 的地仅与其芯片的 地单点相连
二：布线 1. 优先布重要器件及重要信号（时钟/地址/数据/复位线等）以确保这些连线最短。 2. 布复位电路：复位电路尽量紧凑，连线尽量短。复位电路的电源一定要做好滤波隔 离措施，复位电路的地仅与其芯片的地单点相连，与旁边电路的地至少要有 1mm 的间隙。 3. 复位电路旁边不能有连接线、不要使用比较高的电解电容。（复位电路本身的电解 电容也要选用超小型，防 ESD 措施）。 4. 晶振的金属外壳是否接地，晶振下面不得走信号线； 解释说明：晶振的输出脚一般都会有谐波分量和基波产生，晶振的金属外壳接地 要根据电路板的地与电源是否很好。晶振下面如果有走线的话，会把时钟信号的 基波，高频谐波分量干扰走线，从而把干扰带出来。 5. 对于频率较高的时钟走线、高速信号线一定要做好 EMI 处理： 时钟线、高速信号线上电阻/磁珠一定要放在信号源端（同时要考虑阻抗匹配）。 对于多层电路板，时钟线、高速信号线尽量走内层。在靠近时钟线换层的过孔 处一定要放置一个地层过孔。 对于双面板时钟线、高速信号线尽量不要换层走线。如没办法一定要换层走线， 那必须要做好地层过孔处理，同时时钟线上过孔要尽量对称安排在源端和末 端。 时钟线、高速信号线要尽量短，其旁边或其相邻层一定要有完整的地平面。（如
一：布局
1． 根据 PCB 结构图合理安排各功能块的工作区域。 解释说明：尽可能缩短高频元器件之间的连接，设法减少它们的分布参数和相互间的电 磁干扰，易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
2． 器件的安排要使得各功能电路信号流畅，尽量减少信号回流的现象。 3． 器件的安排不能迫使各信号连接线跨过干扰很大的电路。如解码芯片、RAM、DC/DC、高
MTK1389 与 DRAM 之间的数据线背面必须增加完整地） 6. 模拟和数字电路一定要在其功能区域内走线，如布局里提到的模拟和数字电路不能
重叠放置，其走线也一样。对于长的走出功能区域的数字线路宁可绕一下也不要走 捷径跨过模拟区域。 7. 地的分割： 对不同电路类型且相互影响较大的电路可进行地的分割，如 DC/DC、I/O 口等。 根据电流走向慎重分割地，同时要保证信号线不能跨过分割层。 如电路复杂或只知道信号从哪里来，不知道信号从哪里回去的话最好采用同一