微机原理与接口 第6章_存储器
第6章 半导体存储器 2) 单管动态 单管动态RAM基本存储电路 基本存储电路 单管动态RAM基本存储电路只有一个电容和一个 基本存储电路只有一个电容和一个MOS管， 单管动态 基本存储电路只有一个电容和一个 管 是最简单的存储元件行片行控X VCC D位控 V3 V5 A V1 V2 V4 B V6
D 位线
V7 I/O 列片行控Y
I/O
V8
图6.5 六管静态RAM存储电路
电路中V 电路中 1、V2为工 作管， 作管，V3、V4为负 载管， 载管，V5、V6为控 制管。其中，由V1、 制管。其中， V2、V3及V4管组成 了双稳态触发器电 路，V1和V2的工作 状态始终为一个导 另一个截止。 通，另一个截止。 V1截止、V2导通时， 截止、 导通时， A点为高电平，B点 点为高电平， 点 点为高电平 为低电平； 导通、 为低电平；V1导通、 V2截止时，A点为 截止时， 点为 低电平， 点为高 低电平，B点为高 电平。 电平。
A 6 A 5 A 4 A 3 A 0 A 1 A 2 CS GND 1 2 3 4 5 6 7 8 9 18 17 16 15 Intel 14 2114 13 12 11 10 V CC A 7 A 8 A 9 I/O 1 I/O 2 I/O 3 I/O 4
WE
A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9
第6章 半导体存储器
第6章 半导体存储器 4．功耗 ． 功耗反映了存储器耗电的多少，同时也反映了其发热的程度。 功耗反映了存储器耗电的多少 ， 同时也反映了其发热的程度 。 5．可靠性 ． 可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能 存储器的可靠性用平均故障间隔时间MTBF(Mean Time 力。存储器的可靠性用平均故障间隔时间 Between Failures)来衡量。 来衡量。 来衡量 6．集成度 ． 集成度指在一块存储芯片内能集成多少个基本存储电路， 集成度指在一块存储芯片内能集成多少个基本存储电路， 每个基本存储电路存放一位二进制信息，用位/片来表示 片来表示。 每个基本存储电路存放一位二进制信息，用位 片来表示。 7．性能 价格比 ．性能/价格比 性能/价格比 简称性价比)是衡量存储器经济性能好坏的综 价格比(简称性价比 性能 价格比 简称性价比 是衡量存储器经济性能好坏的综 合指标，它关系到存储器的实用价值。 合指标，它关系到存储器的实用价值。其中性能包括前述的各 项指标，而价格是指存储单元本身和外围电路的总价格。 项指标，而价格是指存储单元本身和外围电路的总价格。
第6章 半导体存储器
6.1.2 半导体存储器的分类 从应用角度可将半导体存储器分为两大类： 从应用角度可将半导体存储器分为两大类： 随机读写存储器RAM(Random Access Memory) ，CPU 随机读写存储器 可以对RAM的内容随机地读写访问，RAM中的信息断 的内容随机地读写访问， 可以对 的内容随机地读写访问 中的信息断 电后即丢失。 电后即丢失。 只读存储器ROM(Read Only Memory)。ROM的内容只 只读存储器 。 的内容只 能随机读出而不能写入，断电后信息不会丢失。 能随机读出而不能写入，断电后信息不会丢失。 根据制造工艺的不同： 主要分为有双极型和MOS 根据制造工艺的不同：RAM主要分为有双极型和 主要分为有双极型和 型两类。 型两类。 器具有存取速度快、 双极型存储器具有存取速度快 集成度较低、功耗较大、 双极型存储器具有存取速度快、集成度较低、功耗较大、 成本较高等特点，适用于对速度要求较高的高速缓冲存 成本较高等特点， 储器； 储器； MOS型存储器具有集成度高、功耗低、价格便宜等特 型存储器具有集成度高 型存储器具有集成度高、功耗低、 适用于内存储器。 点，适用于内存储器。
存储体 0 1 2 3
…
15 4位
WR CS
控制 电路
数据缓冲器 I/O0～I/O3
图6.3 单译码方式
…
第6章 半导体存储器
双译码方式
A0 A1 A2 A3 A4 X 向 译 码 器 X0 X1 X2 … X31 32×32＝1024 存储矩阵 1024×1 三 态 双 向 缓 冲 器
I/O(1位)
I/O 1 Intel 2114 I/O 2 I/O 3 I/O 4
WE CS
(a)
(b)
图6.7 Intel 2114引脚及逻辑符号 (a) 引脚；(b) 逻辑符号
第6章 半导体存储器 6.2.2 动态 动态RAM 1．动态RAM的基本存储电路 ．动态 的基本存储电路 动态存储器和静态存储器不同，动态 动态存储器和静态存储器不同，动态RAM的基本存储电路 的基本存储电路 利用电容存储电荷的原理来保存信息. 利用电容存储电荷的原理来保存信息. 刷新原因：由于电容上的电荷会逐渐泄漏，因而对动态 刷新原因：由于电容上的电荷会逐渐泄漏，因而对动态RAM必 必 须定时进行刷新，使泄漏的电荷得到补充。动态 须定时进行刷新，使泄漏的电荷得到补充。动态RAM的基本存 的基本存 储电路主要有六管、四管、三管和单管等几种形式， 储电路主要有六管、四管、三管和单管等几种形式，在这里我们 介绍四管和单管动态RAM基本存储电路。 基本存储电路。 介绍四管和单管动态 基本存储电路
第6章 半导体存储器
只读存储器ROM在使用过程中，只能读出存储的 在使用过程中， 只读存储器 在使用过程中 信息而不能用通常的方法将信息写入存储器。 信息而不能用通常的方法将信息写入存储器。 目前常见的有： 目前常见的有： 掩膜式ROM，用户不可对其编程，其内容已由厂家设 掩膜式 ，用户不可对其编程， 定好，不能更改； 定好，不能更改； PROM,可编程 可编程ROM(Programmable ROM)，用户只能 可编程 ， 对其进行一次编程，写入后不能更改； 对其进行一次编程，写入后不能更改； EPROM,可擦除的 可擦除的PROM(Erasable PROM)，其内容可 可擦除的 ， 用紫外线擦除，用户可对其进行多次编程； 用紫外线擦除，用户可对其进行多次编程； EEPROM或E2PROM,电擦除的 电擦除的PROM(Electrically 或 电擦除的 Erasable PROM)，能以字节为单位擦除和改写。 ，能以字节为单位擦除和改写。
第6章 半导体存储器
A 3 A 4 A 5 A 6 A 7 A 8
行 地 地 译 码
图
…
存存存存
64×64
6 6
. Intel 21 14 内 部 结 构
I/O 1 I/O 2 I/O 3 I/O 4 A 0
列I/O电电 输数 数数 控控 列片行
A 1
A 2
A 9
CS
& 1 & 2
WE
第6章 半导体存储器
第6章 半导体存储器
6.1.4 半导体存储器芯片的基本结构
A0 A1 … 地 址 译 码 器 三 缓 态 冲 数 器 据 D0 D1 … DN 控制逻辑 R/W CS
…
An
图6.2 半导体存储器组成框图
…
存储矩阵
第6章 半导体存储器
地址译码方式 单译码方式
选择线 A0 A1 A2 A3 地 址 译 码 器
第6章 半导体存储器
随随随写 存存器RAM 半半半 存存器 只随存存器 ROM 双双型 静静RAM 动静RAM
MOS型
不不不不 掩掩ROM 不不不 ROM 不可可、不可 不不ROM
紫紫控可可紫 EPROM 电可可紫 E2PROM
图6.1 半导体存储器的分类
6.1.3 半导体存储器的主要技术指标 1．存储容量 ． (1) 用字数×位数表示 ， 来表示存储芯片的容量 ， 如 用字数×位数表示，来表示存储芯片的容量， 1K×4位，表示该芯片有 个单元 个单元(1K=1024)，每个存储 × 位 表示该芯片有1K个单元 ， 单元的长度为4位 单元的长度为 位。 (2) 用字节数表示容量，以字节为单位，如128B。常 用字节数表示容量，以字节为单位， 。 为单位表示存储容量的大小。 用KB、MB、GB和TB为单位表示存储容量的大小。 、 、 和 为单位表示存储容量的大小 其中， 其中，1KB＝210B＝1024B；1MB＝220B＝1024KB； ＝ ＝ ； ＝ ＝ ； 1GB＝230B＝l024MB；1 TB＝240B＝1024 GB。 ＝ ＝ ； ＝ ＝ 。 2．存取时间 ． 指从启动一次存储器操作到完成该操作所经历的时间。 指从启动一次存储器操作到完成该操作所经历的时间。 3．存储周期 连续启动两次独立的存储器操作(如连续两次读操作 如连续两次读操作) 连续启动两次独立的存储器操作 如连续两次读操作 所需要的最短间隔时间称为存储周期。 所需要的最短间隔时间称为存储周期。
第6章 半导体存储器
第6章 半导体存储器
主要内容: 主要内容:
– 存储器及半导体存储器的分类 – 随机读写存储器（RAM） 随机读写存储器（RAM） – 只读存储器（ROM） 只读存储器（ROM） – 存储器的扩展
第6章 半导体存储器
6.1 概 述
6.1.1 存储器的分类 存储器是计算机用来存储信息的部件 是计算机用来存储信息的部件。 存储器是计算机用来存储信息的部件。按存取速度 和用途可把存储器分为两大类 内存储器和外存储器。 分为两大类： 和用途可把存储器分为两大类：内存储器和外存储器。 内存: 通过系统总线直接与 直接与CPU相连、具有一定容量、 相连、 内存 通过系统总线直接与 相连 具有一定容量、 存取速度快的存储器称为内存储器。 存取速度快的存储器称为内存储器。内存是计算机的重 要组成部分， 可直接对它进行访问， 要组成部分，CPU可直接对它进行访问，计算机要执行 可直接对它进行访问 的程序和要处理的数据等都必须事先调入内存后方可被 CPU读取并执行。 读取并执行。 读取并执行 外存：通过接口电路与系统相连 电路与系统相连、 外存：通过接口电路与系统相连、存储容量大而速度较 慢的存储器称为外存储器。如硬盘、软盘和光盘等。 慢的存储器称为外存储器。如硬盘、软盘和光盘等。外 存用来存放当前暂不被CPU处理的程序或数据，以及一 处理的程序或数据， 存用来存放当前暂不被 处理的程序或数据 些需要永久性保存的信息。 永久性保存的信息 些需要永久性保存的信息。
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
chap6微机原理与接口技术第六章——I、O接口和总线
第六章I/O接口和总线本章介绍1.I/O接口I/O接口的功能简单的输入输出接口芯片I/O端口及其寻址方式CPU与外设间的数据传送方式 PC机的I/O地址分配2.总线IBM PC总线AT总线或ISA总线6-1、I/O接口一．I/O接口的功能1.采用I/O接口的必要性计算机和外设之间的信息交换带来一些问题：速度不匹配信号电平不匹配信号格式不匹配时序不匹配因此I/O设备不能直接与CPU的系统总线相连，必须在CPU与外设之间设置专门的接口电路来解决这些问题。
可编程输入输出接口芯片随着大规模集成电路技术的发展，出现了许多通用的可编程接口芯片，可用它们来方便地构成接口电路。
后面几章将介绍常见的可编程I/O接口芯片的原理、编程方法及与CPU的连接方法。
可编程中断控制器8259A可编程计数器/定时器8253可编程外围接口芯片8255A串行通信和可编程接口芯片8253AA/D和D/A转换芯片。
本章介绍最常用的简单I/O接口芯片,主要有缓冲器(Buffer)和锁存器(Latch)。
二、简单的输入输出接口芯片1.缓冲器74LS244和74LS245连接在总线上的缓冲器都具有三态输出能力。
在CPU或I/O接口电路需要输入输出数据时，在它的使能控制端EN（或G）作用一个低电平脉冲，使它的内部的各缓冲单元接通，即处在输出0或1的透明状态。
数据被送上总线。
当使能脉冲撤除后，它处于高阻态。
这时，各缓冲单元像一个断开的开关，等于将它所连接的电路从总线脱开。
74LS244和74LS245就是最常用的数据缓冲器。
除缓冲作用外，它们还能提高总线的驱动能力。
8个三态缓冲单元，分成两组，分别由门控信号为低电平时，数据传送；高电平时，输出高阻态。
单向缓冲器，只能从端。
OE 2.锁存器74LS3731. I/O端口1.数据端口（Data Port）用来存放CPU与外设之间交换的数据，长度一般为1-2个字节，主要起缓冲作用。
2.状态端口（Status Port）用来指示外设的当前状态。
微机原理与接口技术(第三版)周荷琴 课后答案
3、什么叫 I/O 端口？一般的接口电路中可以设置哪些端口？计算机对 I/O 端口编址时采用哪两种方法？在 8086/8088CPU 中一般采用哪种编址方法？ 答： 在 CPU 与外设通信时，传送的信息主要包括数据信息、状态信息和控制信息。在接口电路中，这些信息
7、某一个微机系统中，有 8 块 I/O 接口芯片，每个芯片占有 8 个端口地址，若起始地址为 300H，8 块芯片的 地址连续分布，用 74LS138 作译码器，试画出端口译码电路，并说明每个芯片的端口地址范围。
74LS138
A9 A8
G1
A7
G2A
Y0
芯片1 地址范围：300H-307H
Y1
芯片2 地址范围：308H-30FH
分别进入不同的寄存器，通常将这些寄存器和它们的控制逻辑统称为 I/O 端口。 一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对 I/O 端口编址时采用两种方法：存储器映像寻址方式、I/O 单独编址方式。 在 8086/8088CPU 中一般采用 I/O 单独编址方式。
4、CPU 与外设间传送数据主要有哪几种方式？ 答：CPU 与外设间的数据传送方式主要有：程序控制方式、中断方式、DMA 方式。
对于用户来说，可以根据自身需要，灵活地选购接口板和存储器插件，还可以根据总线标准的
要求，自行设计接口电路板，来组装成适合自己的应用需要的系统或更新原有系统。
PS:双击获取文档，ctrl+A,ctrl+C，然后粘贴到word即可。 未能直接提供word版本，抱歉。
8、什么叫总
在微型计算机系统中，将用于各部件之间传送信息的公共通路称为总线（BUS）。
总线分三类：片级总线、系统总线、外部总线。
微机原理及接口技术重点及例题
第一章思考题与习题：1．什么叫微处理器、微机？微机系统包含哪些部分？2 ．为什么计算机使用二进制计数制？3．CPU 在内部结构上由哪几部分组成？4 ．十六进制的基数或底数是。
5．将下列十进制数分别转换成十六进制、二进制、八进制数：563 6571 234 1286 ．将下列十进制小数转换成十六进制数（精确到小数点后4 位数）：0.359 0.30584 0.9563 0.1257．将1983.31510转换成十六进制数和二进制数。
8．将下列二进制数转换成十进制数、十六进制数和八进制数：（1）101011101.11011 （2 ）11100011001.011 （3 ）1011010101.00010100111 9．将下列十六进制数转换成十进制数和二进制数：AB7.E2 5C8.11FF DB32.64E10．判断下列带符号数的正负，并求出其绝对值（负数为补码）：10101100；01110001；11111111；10000001。
11．写出下列十进制数的原码、反码和补码（设字长为8 位）：+64 -64 +127 -128 3/5 -23/12712．已知下列补码，求真值X ：（1）[X]补=1000 0000（2 ）[X]补=1111 1111（3 ）[-X]补=1011011113．将下列各数转换成BCD 码：30D，127D，23D，010011101B，7FH14．用8421 BCD 码进行下列运算：43+99 45+19 15+3615．已知X =+25，Y =+33，X = -25，Y = -33，试求下列各式的值，并用其对应的真值进行验证：1 12 2（1）[X +Y ]补1 1（2 ）[X -Y ]补1 2（3 ）[X -Y ]补1 1（4 ）[X -Y ]补2 2（5 ）[X +Y ]补1 2（6 ）[X +Y ]补2 216．当两个正数相加时，补码溢出意味着什么？两个负数相加能产生溢出吗？试举例说明。
《微机原理及接口技术》第六章
2、CPU对中断的响应
关中断：CPU响应中断后，发中断响应（INTA）信号的同时，内部自动实现关中断 保留断点：封锁IP+1，入栈保存CS：IP。 保护现场：由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序：中断服务程序起始地址，执行中断服务。
恢复现场：将中断服务程序入栈保存的REG内容弹出，恢复现场。 开中断与返回：中断服务的最后一条指令，出栈恢复CS：IP，恢复主程序运行，使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点：
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚：NMI和INTR引脚，用于外部中断 源产生的中断请求，可分为以下两种： 1、可屏蔽中断 INTR （18脚） INTR线上的请求信号是电平触发的。当IF=0，CPU中断不响应，这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位，达到控制的目的。 STI CLI ；IF←1，开中断，CPU才能响应INTR线上的中断请求。 ；IF←0，关中断，CPU不响应INTR线上的中断请求。
对于系统专用中断，系统将自动提供0～4中断类型号，保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR，外接口电路产生中断类型号。目前8259A产生。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
微机原理与接口技术_第6章 IO接口
三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。
三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）
微机原理和接口技术(第三版)课本习题答案解析
第二章 8086 体系结构与80x86CPU1．8086CPU 由哪两部份构成？它们的主要功能是什么？答：8086CPU 由两部份组成：指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I／O 端口读取操作数参加E U 运算或者存放运算结果等。
2．8086CPU 预取指令队列有什么好处？ 8086CPU 内部的并行操作体现在哪里？答： 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5．简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个？逻辑地址呢？答： 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
微机原理与接口技术第六章8259A练习题及答案
微机原理与接口技术第六章-8259A练习题及答案中断技术和中断控制器8259A练习题及答案一、填空题1.8088微处理器最多能处理256种不同类型的中断。
2.8088系统的中断向量表位于从内存地址 00000H 开始,占1K字节存储单元。
3.8088CPU响应INTR中断时,将PSW(或标志寄存器内容）和断点(或CS:IP)进堆栈保存。
4.8259A可管理8级优先级中断源,通过级联,最多可管理 64 级优先级中断源。
5.若8259A的IRR(中断请求寄存器)的内容为10H,说明IR4请求中断。
二、选择题6.8088CPU的标志寄存器中IF=1时,表示允许CPU响应______中断。
CA.内部中断B.外部中断C.可屏蔽中断D.不可屏蔽中断7.CPU在响应中断时,保存断点是指______。
DA.将用户设置的程序指令地址入栈保存B.将中断服务程序的入口地址入栈保存C.将程序状态字PSW入栈保存D.将返回地址即程序计数器PC（CS：IP）的内容入栈保存8.8088的中断向量表用于存放______。
BA.中断类型号B.中断服务程序的入口地址C.中断服务程序的返回地址D.断点地址三、判断题9.8086的可屏蔽中断的优先级高于不可屏蔽中断。
[ ] ×10.通常8259A芯片中的IR0优先级最低,IR7的优先级最高。
[ ]×11.在8088系统中,所谓中断向量就是中断服务程序入口地址。
[ ] √四、简答题12.CPU响应INTR中断的条件是什么?答：(1)INTR信号为有效电平(2)当前指令执行完毕(3)CPU开中断(IF=1)(4)没有更高级的请求（RESET , HOLD ,NMI)13.一般CPU响应中断时自动做哪些工作? 8088CPU呢?答：一般CPU在响应中断时，关中断，保存断点，识别中断源，找到中断服务程序入口地址，转入中断服务程序。
8080CPU在响应中断时，首先把PSW（或标志寄存器内容）入栈保存，其余同一般CPU.14.8088CPU在执行中断返回指令IRET时,执行什么操作?答：(1)弹出断点送CS:IP第 - 2 - 页共 13 页(2)弹出PSW送标志寄存器15.中断控制器8259A中下列寄存器的作用是什么?(1) IRR (中断请求寄存器) :保存中断源的中断请求(2) IMR (中断屏蔽寄存器) :屏蔽/允许中断源请求中断，由程序写入，1为屏蔽，0为允许(3) ISR (中断服务寄存器): 记录CPU正在为哪些中断源服务(4) IVR (中断向量寄存器): 保存中断向量号16、初使化时设置为非自动结束方式,那么在中断服务程序将结束时必须设置什么操作命令?如果不设置这种命令会发生什么现象?答案：当中断服务程序将结束时,必须发0CW2=20H为中断结束命令,执行此命令即撤消正在服务的中断请求和服务标志;否则,即使返回主程序但未退出此中断,造成中断响应的混乱。
微机原理与接口技术(楼顺天第二版)第六章习题解答
微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术（楼顺天第二版）习题解答第6章总线及其形成6.1答：内存储器按其工作方式的不同，可以分为随机存取存储器（简称随机存储器或RAM）和只读存储器（简称ROM）。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息，对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的，所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中，如果对程序或数据进行了修改之后，应该将它存储到外存储器中，否则关机后信息将丢失。
通常所说的内存大小就是指RAM 的大小，一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。
当计算机断电后，ROM中的信息不会丢失。
当计算机重新被加电后，其中的信息保持原来的不变，仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答：存储器的主要技术指标有：存储容量、读写速度、非易失性、可靠性等。
6.3答：在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。
如果根据计算，微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：t cyc(R)＜4T－t da－t D－T其中：T为8086微处理器的时钟周期；t da 为8086微处理器的地址总线延时时间；t D为各种因素引起的总线附加延时。