第六章 存储器
计算机外存储设备
5英寸软盘容量为：2×80×15×512=1228800B≈1.2MB
6、寻址时间：磁头从启动位置到达读写位置所经历
的全部时间，包括寻道时间和平均等待时间(磁盘 旋转半周所需时间)。3寸软驱寻址时间约为144ms。 7、数据传输速率：指磁头在磁盘上找到相应的地址 后，每秒读写的字节数。可通过下述方法计算： 传输速率=每磁道上全部字节数/旋转一周时间 传输速率=每扇区字节数×扇区数/旋转一周时间 5寸盘数据传输速率约为45KB/S，3寸盘约为54KB/S
三、硬盘区域的划分
格式化后的硬盘，由格式化软件把硬盘划分为四 个区域：即主引导记录区、DOS引导记录区、文件分配 表和文件目录区，其中： 主引导记录区位于0柱面0磁头1扇区，存放硬盘的 主引导程序和硬盘分区表；DOS引导记录区位于0柱面1 磁头1扇区，存放DOS的引导程序和硬盘格式化后的若 干重要参数以及文件分配表和文件目录的存放位置。 病毒感染破坏了这两个区域数据，计算机即瘫痪。 其他两个区域存放的都是有关文件的重要数据。 计算机中，一个物理的硬盘驱动器可以经格式化 划分为多个逻辑驱动器，使计算机可以有C、D、E、F 等多个逻辑硬盘，方便使用和文件管理。但多个逻辑 硬盘中，只有C盘能够启动计算机操作系统。
硬盘驱动器1
系统 总线 EIDE接口 硬盘驱动器 硬盘驱动器2 光盘驱动器
6.4 磁盘阵列存储器
1、什么是磁盘阵列？将多个独立的磁盘组成一个独立 的逻辑盘，通过数据在多个物理盘上的分割交叉存储 和并行访问得到较高的逻辑性能。 2、磁盘阵列存储器的特点 – 小盘径磁盘驱动器阵列比单一的大型驱动器成本 低、功耗低、误码率低，可靠性高且能连续工作； – 由于采用数据分块和交叉存储技术，磁盘阵列具 有高传输速率和I/O吞吐率，可实现数据并行处理； – 磁盘阵列具有海量存储能力，1024GB已属平常； – 访问负载均匀分布在所有磁盘，延长磁盘使用期； – 阵列的控制、数据的分块和拼接、磁盘阵列的并 行调度等阵列控制功能全部固化在阵列控制卡上。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第6章半导体存储器
（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。
计算机组成原理习题答案第六章
１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事。
存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。
寄存器属于CPU 的一部分，访问寄存器的速度很快。
２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。
存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。
把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。
由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅存存储层次（虚拟存储系统）。
３．什么是半导体存储器？它有什么特点？解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。
半导体存储器具有容量大、速度快、体积小、可靠性高等特点。
半导体随机存储器存储的信息会因为断电而丢失。
４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。
DRAM 记忆单元可以由４个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。
５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３种。
集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。
微机接口ppt课件第6章微型计算机中的存储器
程写入。 2021/8/17
42
电可擦除可编程只读存储器EEPROM （Electrically EPROM）：与EPROM类似， 只是使用电信号进行擦除，比EPROM更为 方便。
闪速存储器（Flash Memory）：新型的 半导体存储器，具有非易失性、电擦除 性和高可靠性。
2021/8/17
2021/8/17
19
计算地址范围的方法是： 译码器的输入信号（A19~A13）为0011111
（高7位地址）， 低13位地址（A12~A0）可以是全0到全1之间。
2021/8/17
20
2021/8/17
图6-4 6264的全地址译码连接
21
只将系统总线的部分高位地址线作为译码器 的输入，从而得到存储器芯片地址范围的译 码连接方式称为部分地址译码连接。
每个存储矩阵由7条行地址线和7条列地址线 选择相应的存储单元。
7条行地址线经过译码器产生128条行选择线， 可选择128行；
7条列地址线经过译码器产生128条列选择线， 可选择128列。
2021/8/17
28
2021/8/17
29
2．动态RAM 2164的工作过程
2021/8/17
30
2021/8/17
2021/8/17
24
1．2164的引脚及内部结构
2164是一个64K×1位的动态RAM芯片 其引脚包含8条地址线A0~A7 数据输入端DIN，数据输出端DOUT 行地址选通RAS，列地址选通CAS 写允许端WE（高电平时为数据读出，低
电平时为数据写入），如图6-6所示。
2021/8/17
由于16K=214，故每个芯片有14位地址线，8 条数据线。
计算机原理存储器
计算机原理存储器
计算机原理中，存储器是指计算机用来存储数据和程序的部件。
存储器一般分为内存和外存两种类型。
内存是计算机中用于存储当前运行程序和数据的存储器。
它分为主存和辅存两部分。
主存是计算机中最主要的存储器，由半导体存储芯片构成，通常包括随机访问存储器（RAM）和只
读存储器（ROM）。
RAM具有读写功能，用于临时存储运行
程序和数据，数据可以快速读取和写入。
而ROM是只读存储器，其中的数据是固化的，无法进行修改。
主存的容量通常较小，但速度快。
外存主要是指硬盘、光盘等可以作为辅助存储器使用的设备。
相比主存，外存容量大，但速度较慢。
外存被用于长期存储程序和数据，能够持久保存。
计算机在运行过程中，通常需要将外存中的数据加载到主存中进行操作。
存储器在计算机中起到了至关重要的作用，它直接影响到计算机的性能和数据的处理速度。
不同类型的存储器在容量、速度和价格等方面有所差异，计算机系统需要根据不同的需求来选择合适的存储器组合。
国开作业计算机组成原理-第六章 测试65参考（含答案）
题目：根据存储器介质运行原理的重大差异，可以把存储器分为（）选项A：磁存储器、光存储器三种
选项B：半导体存储器、光存储器
选项C：半导体存储器、磁存储器、光存储器
选项D：半导体存储器、磁存储器
答案：半导体存储器、磁存储器、光存储器
题目：在计算机系统中，由（）组成多级存储器系统
选项A：半导体存储器、磁存储器、辅助存储器
选项B：半导体存储器、磁存储器、高速缓冲存储器
选项C：主存储器、辅助存储器、光存储器
选项D：高速缓冲存储器、主存储器、辅助存储器
答案：高速缓冲存储器、主存储器、辅助存储器
题目：在ROM存储器中必须有（）电路，需要刷新的是（）
选项A：刷新，静态存储器
选项B：再生，ROM
选项C：数据写入，RAM
选项D：地址译码，动态存储器
答案：地址译码，动态存储器
题目：某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出脚的最小数目应为（）
选项A：17
选项B：19
选项C：20
选项D：23
答案：20
题目：若主存每个存储单元为16位，则（）
选项A：其地址线与16有关
选项B：其地址线也为16位
选项C：其地址线为8位
选项D：其地址线与16无关
答案：其地址线与16无关
题目：主存储器容量的扩展有（）。
选项A：字扩展、字位同时扩展
选项B：位扩展、字位同时扩展
选项C：位扩展、字扩展、字位同时扩展
选项D：位扩展、字扩展
答案：位扩展、字扩展、字位同时扩展。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
பைடு நூலகம்写时序
行地址 RAS 有效 写允许 WE 有效(低) 数据 Din 有效 列地址 CAS 有效
6.2.3 PC机内存
DRAM FPM DRAM EDO DRAM SDRAM DDR DDR2 DRDRAM DDR3 DDR4
（4） 2KB
CS
1
线选法
A3
字线
地
0
A2
址 译
码
A1
器
A0
15
读 / 写选通
… …
…
0,0
…
0,7
16×8矩阵
15,0
…
15,7
0
…
7
读/写控制电路
D
…D
0
7
位线
重合法
A4 A3 A
2
A
1
A0
X X0 地 址 译 码 器
X 31
0,0 31,0
…
0,31
32×32 矩阵
…
31,31
Y 0 Y 地址译码器
A0～A12
8KB （1）
8KB （2）
8KB （8）
CS
CS
CS
A13～A15
Y0 Y1
3-8
译码器 Y7
图6-10 全译码法结构图
6.4.2.2部分译码法
部分译码法是将高位地址线中的一部分（而不是 全部）进行译码，产生片选信号。
A0～A12
A15 （不参加译码）
8KB （1）
CS
8KB （2）
c位
b位
缓存块号 块内地址
C块
B个字
6.5.2 地址映像方式
1．全相联映像方式 从主存中将信息调入Cache通常是以“页”为单位进行
的。 2．直接映像方式 直接映像方式与全相联映像方式相比，地址变换机构
存储的信息量大大减少。 3．组相联映像方式 组相联映像方式是全相联映像方式与直接映像方式的
列排列组成二维存储矩阵 DRAM芯片集成度高，存储容量大，因而要求地址线引
脚数量多
（2）DRAM的刷新 刷新，就是不断地每隔一定时间（一般每隔2ms）对
DRAM的所有单元进行读出，经读出放大器放大后再重 新写入原电路中，以维持电容上的电荷，进而使所存 信息保持不变
6.2.2 动态RAM
读时序
画出EPROM与CPU的连接框图。
符号
名称
功能说明
A0～A10 D0～D7
地址线 数据线
接相应地址总线，用来实现对某存储单元 寻址
接数据总线，用于工作时数据读出
CE （ PD/PGM ）片选（功率下降/编程） 线
输入允许线
工作时作为片选信号，编程写入时接编程 脉冲
控制数据读出
VCC
电源线
＋5V
VPP
3~10倍
约105倍
1~16字
1KB~16KB
对系统和应用程序员
仅对应用程序员
等待主存
任务切换
码
WE
CS
…
读写电路 I/O1 读写电路 I/O2 读写电路 I/O3 读写电路 I/O4
6.2.2 动态RAM
行选择线X
T1
C
读出再生 放大器
列选择线Y T2
数据I/O线 图6-6 单管动态RAM基本存储电路
6.2.2 动态RAM
（1）DRAM芯片的结构特点 DRAM与SRAM一样，都是由许多基本存储元电路按行、
CS
8KB （3）
CS
A14
2-4
Y0 Y1
译码器 A13
Y2
Y3
图6-11 部分译码法结构
8KB （4）
CS
6.4.2.3 线选法
线选法是指高位地址线不经过译码，直接作为存储芯片的 片选信号。
A0～A10
（1） 2KB
（2） 2KB
（3） 2KB
CS
CS
CS
1 A11
1
1
A12
A13
A14
图6-12 线选法结构图
1K×4 位
Intel 2114 RAM 矩阵 (64 × 64)
A8
0
A7 行
A6 地 A5 址 1
A4 译
A3 码 63
…
…
第一组
0 … 15
第二组
16 … 31
…
…
0
15 16 31
…
…
第三组
32 … 47
32 47
…
…
第四组
48 … 63
48 63
…
A9 列 0 A2 地 A1 址 15 A0 译
（b）FAMOS场效应管结构
6.3.2 电可擦除可编程E2PROM
特点：用电可擦除，擦除，改写的时间比较长，写入次数有限制
引脚
信号
CE
工作方式
读出
0
维持
1
写入
0
字节擦除
OE WE R / CE
数据线功能
0
1
高阻
×
×
高阻
1
0
低
字节写入前自动擦除
输出 高阻 输入
6.3.3 快速擦写存储器
快速擦写存储器也称闪速存储器（闪存） 1．闪存的特点 （1）按区块（Sector）或页面（Page）组织 （2）可进行快速页面写入 （3）内部编程控制逻辑 （4）在线系统编程能力 （5）软件和硬件保护能力 2．闪存的应用 目前闪存主要用来构成存储卡，以代替软磁盘
折衷方案。
6.5.3 替换算法
1. 先进先出算法FIFO（First In First Out） 优点：容易实现，系统开销大 缺点：不一定合理
2. 近期最少使用算法LRU（Least Recently Used） 优点：正确反映了程序的局部性 缺点：算法复杂
6.5.4 cache的读/写过程
读操作
存储器
4N的课堂
6.1.1 半导体存储器的分类
1，按制造工艺 双极型，MOS型 2，按存取方式
RAM
半导体存储器
ROM
静态 RAM（触发器） 动态 RAM（电容）
MROM（掩模型） PROM EPROM EEPROM
计算机中的存储器分类
RAM
静态 RAM（触发器） 动态 RAM（电容）
主存储器
（3）
OECE
Vcc+5V
GND
CPU与存储器的连接
1，地址分配 2，数据线连接 3，控制线连接
习题
用2864A（8K x 8位）EEPROM芯片为某8位微处理器设 计一个16KB的ROM存储器。已知该微处理器地址线为 A0～A15，数据线为D0～D7
画出EPROM与CPU的连接框图。
它是建立在“主存－外存”这一物理层次结构基础之 上，由辅助硬件及操作系统存储管理软件组成的一种 存储体系
cache与虚拟存储器的主要区别
存储系统 要达到的目标
实现方法 两级存储器速度比
页（块）大小 透明性
不命中时处理方式
cache
虚拟存储器
提高（主存）速度
扩大（主存）容量
全部硬件
软件为主，硬件为辅
6.2.1 静态RAM
位线A ´ T5
´ ~ A
T1
T4
A
行地址选择
位线A
T6
T7
列地址选择 写放
T8
写放
写选择
DIN
读放
DOUT
读选择
6.2.1.3典型 SRAM 芯片 Intel 2114
WE
CS
A9 A8
Intel 2114
…
A
0
VCC
GND
I/O 1 I/O 2 I/O 3 I/O 4
存储容量
高位地址线译码----选择存储芯片 低位地址线译码----选择存储单元
片选控制信号的译码方式有全译法，部分译码法，线选法
6.4.2.1 全译码法
全译码法是指将地址总线中除片内地址以外的全部高位地 址接到译码器的输入端参与译码。
采用全译码法，每个存储单元的地址都是唯一的，不存在 地址重叠，但译码电路较复杂，连线也较多。
A
A
A
A
9
8
7
6
Y
31
A
5
… …
D I/O
读/写
6.4.3 存储器与控制总线，数据总线的连接
1）存储器与控制总线的连接 1，片选信号 2，读写控制线 3，行列选通信号线（DRAM） 2）存储器与数据总线的连接 1k x 4位 1k x 8位 1k x 1位
6.4.4 存储器接口举例
例6-4 用2716 （2K x 8位）EPROM芯片为某8位微处理器设计一个 16KB的ROM存储器。已知该微处理器地址线为A0～A15，数据线为D0～ D7，“允许访存”控制信号为/M，读出控制信号为/RD。
开始
CPU发出访问地址 是 命中？ 否
访问Cache
访问主存
取出信息送CPU 取出信息送CPU
是 Cache满？
否
将新的主存块 调入Cache中
执行替换算法 腾出空位
结束
6.5.4 cache的读/写操作
写操作 （1）标志交换法（写回法） （2）写直达法
6.6 虚拟存储器
虚拟存储器（VM，Virtual Memory）是为满足用户对 存储空间不断增加的需求而提出的一种计算机存储器 管理技术
主存 Cache 多字宽 存储体
数据总线
图6-15
Cache系统基本结构框图