第六章存储器装置(1)
合集下载
第六章 习题及参考答案
第六章习题及参考答案
1. 某半导体存储器容量16K ×8位，可选芯片容量为4K×4/片。
地址总线A15-A0（低），双向数据线D7-D0（低），由R
W/线控制读写。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。
参考答案：
（1） 芯片选取与存储空间分配：
共需8片“4K×4/片”的芯片，存储空间分配如下图所示：
(2).地址分配与片选逻辑如下图所示：
(3).存储器逻辑图如下图所示：
2. 某半导体存储器总容量15k ×8位，其中固化区8k ×8，选用EPROM芯片4K ×8/片，可随机读写区7K ×8，可选用SRAM芯片有：4K ×4/片、2K ×4/片、1K ×4/片。
地址总线A15∼A0，双向数据总线D7∼D0，由R
W/线控制读写，MREQ为低电平时允许存储器工作。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。
参考答案：
(1)芯片选取与存储空间分配如下图所示：
（2）地址信号与片选逻辑如下图所示：
（4）存储器逻辑图如下图所示：。
微机原理及接口技术重点及例题
第一章思考题与习题：1．什么叫微处理器、微机？微机系统包含哪些部分？2 ．为什么计算机使用二进制计数制？3．CPU 在内部结构上由哪几部分组成？4 ．十六进制的基数或底数是。
5．将下列十进制数分别转换成十六进制、二进制、八进制数：563 6571 234 1286 ．将下列十进制小数转换成十六进制数（精确到小数点后4 位数）：0.359 0.30584 0.9563 0.1257．将1983.31510转换成十六进制数和二进制数。
8．将下列二进制数转换成十进制数、十六进制数和八进制数：（1）101011101.11011 （2 ）11100011001.011 （3 ）1011010101.00010100111 9．将下列十六进制数转换成十进制数和二进制数：AB7.E2 5C8.11FF DB32.64E10．判断下列带符号数的正负，并求出其绝对值（负数为补码）：10101100；01110001；11111111；10000001。
11．写出下列十进制数的原码、反码和补码（设字长为8 位）：+64 -64 +127 -128 3/5 -23/12712．已知下列补码，求真值X ：（1）[X]补=1000 0000（2 ）[X]补=1111 1111（3 ）[-X]补=1011011113．将下列各数转换成BCD 码：30D，127D，23D，010011101B，7FH14．用8421 BCD 码进行下列运算：43+99 45+19 15+3615．已知X =+25，Y =+33，X = -25，Y = -33，试求下列各式的值，并用其对应的真值进行验证：1 12 2（1）[X +Y ]补1 1（2 ）[X -Y ]补1 2（3 ）[X -Y ]补1 1（4 ）[X -Y ]补2 2（5 ）[X +Y ]补1 2（6 ）[X +Y ]补2 216．当两个正数相加时，补码溢出意味着什么？两个负数相加能产生溢出吗？试举例说明。
计算机外存储设备
5英寸软盘容量为：2×80×15×512=1228800B≈1.2MB
6、寻址时间：磁头从启动位置到达读写位置所经历
的全部时间，包括寻道时间和平均等待时间(磁盘 旋转半周所需时间)。3寸软驱寻址时间约为144ms。 7、数据传输速率：指磁头在磁盘上找到相应的地址 后，每秒读写的字节数。可通过下述方法计算： 传输速率=每磁道上全部字节数/旋转一周时间 传输速率=每扇区字节数×扇区数/旋转一周时间 5寸盘数据传输速率约为45KB/S，3寸盘约为54KB/S
三、硬盘区域的划分
格式化后的硬盘，由格式化软件把硬盘划分为四 个区域：即主引导记录区、DOS引导记录区、文件分配 表和文件目录区，其中： 主引导记录区位于0柱面0磁头1扇区，存放硬盘的 主引导程序和硬盘分区表；DOS引导记录区位于0柱面1 磁头1扇区，存放DOS的引导程序和硬盘格式化后的若 干重要参数以及文件分配表和文件目录的存放位置。 病毒感染破坏了这两个区域数据，计算机即瘫痪。 其他两个区域存放的都是有关文件的重要数据。 计算机中，一个物理的硬盘驱动器可以经格式化 划分为多个逻辑驱动器，使计算机可以有C、D、E、F 等多个逻辑硬盘，方便使用和文件管理。但多个逻辑 硬盘中，只有C盘能够启动计算机操作系统。
硬盘驱动器1
系统 总线 EIDE接口 硬盘驱动器 硬盘驱动器2 光盘驱动器
6.4 磁盘阵列存储器
1、什么是磁盘阵列？将多个独立的磁盘组成一个独立 的逻辑盘，通过数据在多个物理盘上的分割交叉存储 和并行访问得到较高的逻辑性能。 2、磁盘阵列存储器的特点 – 小盘径磁盘驱动器阵列比单一的大型驱动器成本 低、功耗低、误码率低，可靠性高且能连续工作； – 由于采用数据分块和交叉存储技术，磁盘阵列具 有高传输速率和I/O吞吐率，可实现数据并行处理； – 磁盘阵列具有海量存储能力，1024GB已属平常； – 访问负载均匀分布在所有磁盘，延长磁盘使用期； – 阵列的控制、数据的分块和拼接、磁盘阵列的并 行调度等阵列控制功能全部固化在阵列控制卡上。
信息记录与存储技术第六章 磁盘存储技术
五、磁带主要部件结构
(一)磁头 (二)走带机构
六、磁带的物理特性
磁带是磁表面存储介质，是典型的顺 序存取存储设备。磁带有盒式和卷式之分。 用于录音、录像的磁带常为盒式磁带，小 型的高速数字磁带也使用盒式；大容量文 献、信息磁带则使用卷式。
七、磁带的标准化
在信息检索领域，文献磁带主要用于 批式检索。文献磁带是二次文献编辑出版 机构的信息产品，1965年首次出现在市场上。 为了使文献磁带能广泛应用，图书情报机 构对数据形式和记录格式进行了研究和改 进。1973年推出了ISO2709书目信息交换磁 带格式。
第二节 磁记录与存储的工作原理
一、磁记录基本原理
(一)磁记录介质 1、材料 2、特性
(二)磁头
1、环形磁头 2、单极型磁头 3、薄膜磁头 4、磁阻磁头
(三)信息存取原理
计算机磁表面存储器采用数字磁记录 方式，被记录的是脉冲信号，介质上留下 的是一连串的饱和磁化位元，读出时由磁 头再转换成电信号。
十一、磁带的选择
磁带品种较多，在选择时要考虑多方面的因 素。其中包括： （1）磁带的密度和容量 （2）数据传输率。 （3）磁带寿命。 （4）向下兼容。 （5）接口不同的磁带机有不同接口，要选择与机器 相一致的。
第六节 磁盘阵列
一、磁盘阵列原理
RAID是由美国加州大学伯克利分校的 D A Patterson教授在1988年提出的。RAID是 Redundent Array of Inexpensive Disks的缩写， 直译为“廉价冗余磁盘阵列”，也简称为 “磁盘阵列”。
二、磁带的优点
(一)高容量低密度 (二)高可靠性 (三)互换性好
三、磁带基本组成和工作原理
(一)基本组成 (二)基本工作过程
微机原理-第6章(2)
1.计算此 计算此RAM存储区的最高地址为 计算此 存储区的最高地址为 多少？ 多少？ 2.画出此存储器电路与系统总线的 画出此存储器电路与系统总线的 连接图。 连接图。
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第6章半导体存储器
（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。
数电讲义--6章
15
D5
OE是输出使能端，
D2
11
14
D4
WE是读写控制端。
GND
12
13
D3
静态RAM6116引脚排列图
6116的功能表
片选 CS
1 0 0
输出使能
OE × 0 ×
读/写控制 WE × 1 0
地址码输入 A0 ～ A10
× 稳定 稳定
输出 D0 ～ D7 高阻态
输出 输入
工作模式
低功耗维持 读 写
(m)
Q1 Q2
Qn-1 Qn
并 Q2 行
输 出
Qm
6.1.5 n字×m位FIFO型SAM
2 FILO （先进后出）型 SAM
R /W 1, 读。G2禁止，G1工作，SL/SR =1，寄存器左移，在CP作 R / W 0, 写。用G1下禁数止据，逐G2工位作左，移S，L依/SR次通=0过，G寄1经存I器/O右端移串，行在输C出P作。
...
位 线
31 1
Y1 列译 码
0 31
1 31
位 线
...
位 线
31 31
Y31 器
A5 A6
A7 A8 A9
例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X1＝1、列选线Y0＝1，选中第X1行第Y0列的那个存储单元。
（3）RAM的结构 单地址结构,双地址结构
•需定期给栅极电容充电或放电 （刷新），以免信号丢失。
2. 动态CMOS移位寄存器 工作原理：
CP1与CP2互不交叠，因此，TG1与TG2不同时导通。 当CP1=1， CP2=0， TG1 导通， 输入信号以反码存入主触发器。YO1=A
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
随机存取存储 器
（RAM）
只读存储器 （ROM）
静态RAM（SRAM） 动态RAM（DRAM） 非易失RAM（NVRAM） 掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM）
闪烁存储器FLASH ROM（EEPROM）
存取时间与
（2）物理地址有关
存取时间 TA 分为
√ 存储器读出时间 TAR √ 存储器写入时间 TAW
2.存取速度（采用两种参数描述）
（2）存取周期Tmc(Memory Cycle)
含义 指连续两次存储器操作之间的最小时间间隔。
图 示
存取时间TA 间隔时间 存取周期Tmc
存取时间TA
提示 存取周期Tmc略大于 存取时间TA
③ 在送上地址码的同时，还要送上输出允 许信号和片选信号。和有效，双向三态 缓冲器的输出三态门打开，所读信息送 至DB总线上，于是存储单元中的信息被 读出。
2．SRAM的读写过程
（2）写入过程
① 地址码A11~A0加到SRAM芯片的 地址输入端，选中相应的存储单元。
② 将要写入的数据放在DB上。
③ 加上有效的片选信号CE和写信号 WE,这时三态门打开，DB上的数据 进入输入电路，送到存储单元的位 线上，写入该存储单元。
R/W
图6-2 存储芯片组成示意图
6.2 随机存取存储器
6.2.1 静态RAM
1．SRAM的基本存储电路
X地址选择 VCC
T5
T3 T4
T6
A
B
T1 T2
T7
I/O
Y地址选择
T8
I/O
T3、T4是负载管，T1、T2为 工作管， T5、T6、 T7、T8是 控制管。
该 电 路 有 两 种 稳 定 状 态 ： T1 截 止，T2导通为状态“1”；T2截 止，T1导通为状态“0”。
S
S
VCC GND
CS
1&
WE
1
&
A6 A5 A4 A3 A0 A1 A2
CS
GND
1
18 VCC
A7 A8
A9 2114
I/O1
I/O2
I/O3 I/O4
9
10
WE
图6-5 2114 SRAM结构框图及引脚
6.2.2 动态RAM
1．DRAM的基本存储电路
DRAM是以MOS晶体管栅极电容是否充有电荷
1．存储容量 2．存取速度 3．功耗 4．可靠性 5．性能/价格比
1. 存储容量：存储二进制信息的数量 存储容量＝存储单元数目×存储字长＝存储位数
2种表示形式： 存储容量＝存储位数/8＝存储字节数
指令中地址码的位数决定了主存储器的 可直接寻址的最大空间。
例如，32位超级微型机提供32位物理地 址，支持对4G字节的物理主存空间的访问。
（2）工作方式
信号线
工作方式
（PD/PGM） OE
CE
读
低
低
输出禁止
无关
高
功率下降
高
无关
编程
由低到高脉冲 高
VPP VCC
＋5V ＋5V ＋5V ＋5V ＋5V ＋5V ＋25V ＋5V
D0~D7
数据输出 高阻 高阻
数据输入
编程核实
低
低 ＋25V ＋5V 数据输出
编程禁止
低
高 ＋25V ＋5V 高阻
• 常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116 （2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8） 等。
A4
A9
I/O1 I/O2 I/O3 I/O4
0 行
选 63
存储单元 64行×64
列
输入 数据 控制
0
63
列I/O电路
列选
A0
A3
3．典型SRAM芯片
符号 A0~A9 I/O1~I/O4 CS
WE VCC
表6-1 Intel 2114芯片引脚功能说明
名称
功能说明
地址线
接相应地址总线，用来对某存储单元寻址
双向数据线
用于数据的写入和读出
片选线
低电平时，选中该芯片
写允许线 电源线
CS =0，WE =0时写入数据；CS =0，WE =1,读出数据 ＋5V
OE
VCC VPP
名称 地址线 数据线
片选（功率下降/编程）线 输出允许线 电源线 电源线
功能说明 接相应地址总线，用来实现对某存储单元寻址
接数据总线，用于工作时数据读出 工作时作为片选信号，编程写入时接编程脉冲
控制数据读出 ＋5V
编程时接＋25V，读操作时接＋5V
表6-3 Intel 2716芯片引脚功能说明
……
小结
存取时间
小节： 反映主存速度的指标
存储周期
存储器带宽
6.1.3 半导体存储芯片的组成
1．存储体（行列式） 2．地址译码器 3．控制逻辑电路 4．数据缓冲器
用于暂时存放来自CPU的写入
数据或从存储体内读出的数据。
暂存地 址存储的器目之01的间是在为速存了度协上储调的C差P异U。和10
3 .存储器带宽
单位时间里存储器所存取的信息量。单位 位/秒 或 字节/秒
“带宽”是衡量数据传输速率的重要技术指标。
例： TMC 100ns
8位数据,
其带宽为
1 100ns
8
80
Mb
s
4.功耗： 每个存储元（一个二进制存储位所对应的存储电路）消耗功率的大小。 微瓦/位
5.可靠性 对电磁场及温度变化等的抗干扰能力。用平均故障间隔时间来衡量。 MTBF（Mean Time Between Failures）
A0
地
A1
址
输
入
缓
A5
冲
器
（0，0）
X0 X 地 址 X1
译
（1，0）
码
器
（63，0）
X63
双向
三态 I/O
DBi
缓冲 电路
器
Y0 控制电路
（0，1） （1，1） （63，1）
Y1 Y地址译码器
（0，63） （1，63） （63，63）
Y63
地址输入缓冲器
OE WE CE
A6
A7
A11
图6-4 4K×1位的存储器结构
• 擦除的原理与编程相反，通过向浮置栅上的电子注入 能量，使得它们逃逸。
2．编程和擦除过程
• EPROM的编程过程实际上就是对某些单元写入 “0”的过程，也就是向有关的FAMOS管的浮置 栅注入电子的过程。
3．典型的EPROM芯片介绍
（1）芯片特性 2K*8
符号 A0～A10 D0～D7 CE（PD/PGM）
表6-4 Intel 2716芯片工作方式的选择
6.3.2 电可擦除的可编程E2PROM
1．芯片特性
R/B 1
A12
2
28
Vcc
27 WE
来存储信息的，其基本单元电路一般由四管、三
管和单管组成
行选择线X
T1
C
读出再生 放大器
列选择线Y T2
电容C有电荷表示“1”，无 电荷表示“0”。若地址经 译码后选中行选线X及列选 线Y，则T1、T2同时导通， 可对该单元进行读/写操作。
数据I/O线
图6-6 单管动态RAM基本存储电路
2．DRAM的特点
后援存储器 辅助存储器
磁盘 磁带
光盘
半导体存储器
随机存取存储器 （RAM）
只读存储器 （ROM）
静态RAM（SRAM）
动态RAM（DRAM） 掩膜式ROM 可编程ROM（PROM） 可擦除PROM（EPROM） 电可擦除PROM（E2PROM）
图6-1 半导体存储器的分类
6.1.2 半导体存储器的主要性能指标
（2）只读存储器ROM • ROM是一种在工作过程中只能读不能写的非易失性存储器 • 掉电后所存信息不会丢失
3. 按在计算机中的作用分类
主存储器
存储器
静态 RAM RAM
可与CPU直 动态 RAM
MROM
接交换数据 PROM
ROM EPROM
EEPROM
高速缓冲存储器（Cache）介于CPU与内存之间
（1）DRAM芯片的结构特点
– DRAM与SRAM一样，都是由许多基本存储元电路按 行、列排列组成二维存储矩阵
– DRAM芯片集成度高，存储容量大，因而要求地址线 引脚数量多
（2）DRAM的刷新
– 刷新，就是不断地每隔一定时间（一般每隔2ms）对 DRAM的所有单元进行读出，经读出放大器放大后再 重新写入原电路中，以维持电容上的电荷，进而使所 存信息保持不变
（2）金属氧化物半导体型（MOS型） • 用 来 制 作 多 种 半 导 体 存 储 器 件 ， 如 静 态 RAM、 动 态 RAM、
EPROM、E2PROM、Flash Memory等。 • 集成度高、功耗低、价格便宜 • 速度较双极型器件慢
2.按存取方式分类
存取时间与
（1）物理地址无关
（随机访问）
常用的计量存储空间的单位还有K,M,T。 K为210，M为220，G为230)。
2.存取速度（采用两种参数描述）
（1）存取时间 TA (Access Time)
指从CPU给出有效地址启动一次存取（读/写）操作到该操作完成所需的时间。
t
t1
TA
t2
含义 CPU发出读操作命令t1，到取出数据t2的时间之差。