第六章半导体存储器讲解材料
合集下载
汇编语言设计-半导体存储器
I/O4∽1
1K4
数据线、读/写控制线并联,
A9∽0
由片选信号来区分各芯片的
CS WE
CS
地址范围。
I/O4∽1
1K4
A9∽0 CS WE
WR
当把容量较小的芯片组成容量较大的存储器时, 需要用 到地址译码器, 以便将地址码翻译成相应的控制信号, 且 用它去控制芯片的片选信号CS。 例如: 试用16K8位的SRAM芯片构成一个64KB的RAM 系统。
片经多次拔插后, 容易损坏管脚; 而且擦除后重写的次数
也是有限的, 多次的拔插降低了芯片的使用寿命。 E2PROM则是一种不需要从电路板上拔下, 而直接在线
用电信号进行擦除的EPROM芯片, 对它的编程也在线操
作,因此, 使用寿命长、改写操作步骤简单。 2、不挥发RAM-NV RAM NV RAM的性能同RAM类似, 但掉电后信息不会丢失(挥
第二节 读写存储器RAM
一、静态MOS RAM 1、基本存储电路 思考：静态MOS六管基本存储电路的结构特点及读写
工作原理。
2、RAM的组成原理(存储器的结构)
AA10 AN-1
•••
地址 译码器
•••
存储矩阵 2NM
•••
三态数据 缓冲器
•••
D0 D1 DM-1
R/W CS
控制逻辑
⑴、存储矩阵
数据线分别单独引出。
例:将1K4位的SRAM芯片组合成1KB的存储器。
分析:采用两块1K4位的RAM芯片,其中一片的数据线
与CPU数据线的低4位相连,另一块的数据线与数据总线
的高4位相连。如图示：
D0
说明：WE通常由CPU的WR
• •
信号控制;CS由地址译码控制。 •
《半导体存储器》课件
04
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
第6章半导体存储器-PPT文档资料42页
6.2.1 静态随机存储器
1．电路结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分 组成。
地 址 A0 ~ Ai 输
行 地 址 译
入
码
存储矩阵
读
/
写
I/O
控
制
列地址译码
Ai+1 ~ An 地址输入
CS R /W
SRAM结构示意图
行
地 址 A0 ~ Ai
地 址
输
译
入
码
说明：
存储矩阵
读
/
2.单管动态MOS存储单元电路
字选线
V CS
位线D
CO输出电容
（数据线）
单管动态MOS存储单元
构成：
由一个NMOS管和存储电容器CS构成, CO是位线上 的分布电容(CO>>CS)。 显然，采用单管存储单元的 DRAM，其容量可以做得更大。
工作原理：
字选线
写入信息时，字线为高电平，V导通，位 线D上的数据经过V存入CS。
2作所．，经存到历完的储成时速该间度操作
的最小时间间隔
存储器的存储速度可以用两个时间参数表示 ： “存取时间”(Access Time) TA 和“存储周 期”(Memory Cycle)TMC ，存储周期TMC略大于存取时 间TA。
6.2随机存储器
随机存取存储器也称随机存储器或随机读/写存储器 （RANDOM - ACCESS MEMORY ），简称RAM。RAM工作 时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息, 分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM ) 。
32个存储单元的半导体存储器
半导体存储器
Erasable PROM）
一、静态RAM
（一）六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
（二）静态RAM器件的组成
静态RAM器 件可分成三个部 分，分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元，每 个单元只存储一位数据。
数据（字操作,使用AD0～AD15），也可以只 传送8位数据（字节操作，使用AD0～AD7或 AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7， 这是偶地址字节操作；仅为低电平时，CPU使用 AD8～AD15，这是奇地址字节操作。
若和A0同时为低电平时，CPU对AD0～ AD15操作，即从偶地址读写一个字，是字操作； 如果字地址为奇地址，则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ，Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
（四）静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时，需要考虑下面几个问题：
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小，可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式，每一条行选择 线（X选择线）代表一 个字节，每一条列选择 线（Y选择线）代表字 节的一个位，故通常把
行选择线称为字线，而 列选择线称为位线。
（三）静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片，属双列直 插式、24引脚封装。它的存储容量为2K×8位，其 引脚及功能框图如下图所示。
一、静态RAM
（一）六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
（二）静态RAM器件的组成
静态RAM器 件可分成三个部 分，分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元，每 个单元只存储一位数据。
数据（字操作,使用AD0～AD15），也可以只 传送8位数据（字节操作，使用AD0～AD7或 AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7， 这是偶地址字节操作；仅为低电平时，CPU使用 AD8～AD15，这是奇地址字节操作。
若和A0同时为低电平时，CPU对AD0～ AD15操作，即从偶地址读写一个字，是字操作； 如果字地址为奇地址，则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ，Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
（四）静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时，需要考虑下面几个问题：
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小，可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式，每一条行选择 线（X选择线）代表一 个字节，每一条列选择 线（Y选择线）代表字 节的一个位，故通常把
行选择线称为字线，而 列选择线称为位线。
（三）静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片，属双列直 插式、24引脚封装。它的存储容量为2K×8位，其 引脚及功能框图如下图所示。
第6章 半导体存储器
➢ 实现字扩展的原则是： ➢ ①多个单片RAM的I/O端并接，作为RAM的I/O端 .
2020/1/29
东北大学信息学院
25
➢ ②多片构成字扩展之后，每次访问只能选中一片， 选中哪一片，由字扩展后多出的地址线决定。多 出的地址线经输出低有效的译码器译码，接至各 片RAM的CS端；
➢ ③地址端对应接到一起，作为低位地址输入端。 ➢ ④R/W端接到一起作为RAM的读/写控制端（读写
➢只读存储器为非易失性存储器，去掉电源， 所存信息不会丢失。
2020/1/29
东北大学信息学院
10
➢ROM按存储内容的写入方式，可分为固定 ROM，可编程序只读存储器，简称（PROM) 和可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称 EPROM)。
➢ 字数满足要求，而位数不够时，应采用位扩展。
2020/1/29
东北大学信息学院
22
➢ 实现位扩展的原则是： ①多个单片RAM的I/O端并行输出。 ②多个RAM的CS接到一起，作为RAM的片选端（同
时被选中）；
③地址端对应接到一起，作为RAM的地址输入端。 ④多个单片RAM的R/W端接到一起，作为RAM的读/
• 静态RAM所用管子数目多，功耗大，集
成度受到限制，为克服此缺点，人们研
制了动态RAM （DRAM） 。
➢动态RAM存储数据的原理：MOS管栅极 电容的电荷存储效应。信息的存储单元
是由门控管和电容组成。用电容上是否
2020存/1/29 储电荷表示存东1北或大学信存息学0院。
16
• 由于漏电流的存在，电容上存储的数据 （电荷）不能长久保存，必须定期重写， 以免数据丢失——刷新（再生）。
2020/1/29
东北大学信息学院
25
➢ ②多片构成字扩展之后，每次访问只能选中一片， 选中哪一片，由字扩展后多出的地址线决定。多 出的地址线经输出低有效的译码器译码，接至各 片RAM的CS端；
➢ ③地址端对应接到一起，作为低位地址输入端。 ➢ ④R/W端接到一起作为RAM的读/写控制端（读写
➢只读存储器为非易失性存储器，去掉电源， 所存信息不会丢失。
2020/1/29
东北大学信息学院
10
➢ROM按存储内容的写入方式，可分为固定 ROM，可编程序只读存储器，简称（PROM) 和可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称 EPROM)。
➢ 字数满足要求，而位数不够时，应采用位扩展。
2020/1/29
东北大学信息学院
22
➢ 实现位扩展的原则是： ①多个单片RAM的I/O端并行输出。 ②多个RAM的CS接到一起，作为RAM的片选端（同
时被选中）；
③地址端对应接到一起，作为RAM的地址输入端。 ④多个单片RAM的R/W端接到一起，作为RAM的读/
• 静态RAM所用管子数目多，功耗大，集
成度受到限制，为克服此缺点，人们研
制了动态RAM （DRAM） 。
➢动态RAM存储数据的原理：MOS管栅极 电容的电荷存储效应。信息的存储单元
是由门控管和电容组成。用电容上是否
2020存/1/29 储电荷表示存东1北或大学信存息学0院。
16
• 由于漏电流的存在，电容上存储的数据 （电荷）不能长久保存，必须定期重写， 以免数据丢失——刷新（再生）。
数电 第六章 半导体存储器
6.1 概述
1 半导体存储器的分类
2 存储器的技术指标 存储容量： 存储容量： 是指存储器存放数据的多少， 是指存储器存放数据的多少，即存储单元的总数 位数） 存储容量 ＝ N（字数）× Ｍ（位数） （字数） Ｍ（位数 存储器的字数通常采用K、 、 为单位 存储器的字数通常采用 、M、G为单位 1K＝210＝1024 ＝ 1Ｍ 1Ｍ=220＝1024×1024=1024K 1024× 1G＝230＝1024M ＝ 存储容量也可以用如下的几种形式表示： 存储容量也可以用如下的几种形式表示： 256×8 1K×4 1Ｍ×1 × × Ｍ 存取周期： 存取周期： 指两次连续读取（或写入） 指两次连续读取（或写入）数据之间的间隔时间
第六章
可编程逻辑电路
“软件固化”, “以存代算”思想的体现 软件固化” 以存代算 以存代算” 软件固化 用软件设计硬件：硬件描述语言(HDL) 用软件设计硬件：硬件描述语言 硬件设计的进步:方便、灵活、可修改设计 硬件设计的进步 方便、灵活、 方便
• 用户可编程 • 设计方便 • 易于实现
主要内容: 可编程逻辑器件及应用 主要内容
不连接
8x4 ROM
A0 与阵列 不可编程 A1 A2 或阵列 可编程 F0 F1 F2 F3
8个存储单元，每个单元存储4位二进制数码。 个存储单元，每个单元存储 位二进制数码 位二进制数码。 个存储单元
512 x 8PROM芯片结构 芯片结构
存储阵列 A8 6位 位 A3 8 3位 位
A 2 A 1 A CE2 CE1 CE0
6-1 导论 最常用的可编程逻辑器件
可编程逻辑器件PLD (Programmable Logic 可编程逻辑器件 Device) 是一大类器件的总称 包括 是一大类器件的总称,包括 包括:
半导体存储器
第六章 存储系统
(1)只读型光盘(CD—ROM)。这种光盘内的数据和程序是 由厂家事先写入的，使用时用户只能读出，不能修改或写入 新的内容。因它具有ROM特性，故叫做CDROM(Compact Disk-ROM)。
(2)只写一次型光盘(WORM) 。这种光盘允许用户写入信 息，写入后可屡次读出，但只能写入一次，而且不能修改， 主要用于计算机系统中的文件存档，或写入的信息不再需要 修改的场合。
储单元，且存取时间和存储单元的物理位置无关，都是一个存取周期。半导体存储器通〔DAM〕: DAM既不象RAM那样随机地 访问任一个存储单元，也不象SAM那样严格按着挨次进展 存取，而是介于两者之间。存储信息时，先指向存储器中 的某个小区域，然后在该小区域内按挨次检索，直到找到 目标单元后再进展读/写操作。这种存储器的存取时间和 信息所在的位置是有关的。磁盘、磁鼓就属于这类存储器。
第六章 存储系统
4. 片选线的连接
由于存储器是由很多存储芯片叠加组成的， 哪一片被选中完全取决于该存储芯片的片选掌握 端 是否能接收到来自CPU的片选有效信号。
片选有效信号与CPU的访存掌握信号有关， 由于只有当CPU要求访存时，才要求选择存储芯 片。假设CPU访问I/O，则 为高，表示不要求存 储器工作。此外，片选有效信号还和地址有关， CPU给出的存储单元地址的位数往往大于存储芯 片的地址线数，未与存储芯片连上的高位地址必 需和访存掌握信号共同作用，产生片选信号。
第六章 存储系统
6.4.1 并行存储器 1． 单体并行系统 2． 多体并行系统
第六章 存储系统
6.4.2 高速缓冲存储器
1、Cache的工作原理
第六章 存储系统
〔2〕Cache的根本构造
第六章 存储系统
(1)只读型光盘(CD—ROM)。这种光盘内的数据和程序是 由厂家事先写入的，使用时用户只能读出，不能修改或写入 新的内容。因它具有ROM特性，故叫做CDROM(Compact Disk-ROM)。
(2)只写一次型光盘(WORM) 。这种光盘允许用户写入信 息，写入后可屡次读出，但只能写入一次，而且不能修改， 主要用于计算机系统中的文件存档，或写入的信息不再需要 修改的场合。
储单元，且存取时间和存储单元的物理位置无关，都是一个存取周期。半导体存储器通〔DAM〕: DAM既不象RAM那样随机地 访问任一个存储单元，也不象SAM那样严格按着挨次进展 存取，而是介于两者之间。存储信息时，先指向存储器中 的某个小区域，然后在该小区域内按挨次检索，直到找到 目标单元后再进展读/写操作。这种存储器的存取时间和 信息所在的位置是有关的。磁盘、磁鼓就属于这类存储器。
第六章 存储系统
4. 片选线的连接
由于存储器是由很多存储芯片叠加组成的， 哪一片被选中完全取决于该存储芯片的片选掌握 端 是否能接收到来自CPU的片选有效信号。
片选有效信号与CPU的访存掌握信号有关， 由于只有当CPU要求访存时，才要求选择存储芯 片。假设CPU访问I/O，则 为高，表示不要求存 储器工作。此外，片选有效信号还和地址有关， CPU给出的存储单元地址的位数往往大于存储芯 片的地址线数，未与存储芯片连上的高位地址必 需和访存掌握信号共同作用，产生片选信号。
第六章 存储系统
6.4.1 并行存储器 1． 单体并行系统 2． 多体并行系统
第六章 存储系统
6.4.2 高速缓冲存储器
1、Cache的工作原理
第六章 存储系统
〔2〕Cache的根本构造
第六章 存储系统
微型计算机原理 第六章 存储器
3、存储器带宽 单位时间里存储器所存取的信息量，位/秒
4、功耗
半导体存储器的功耗包括“维持功耗”和“操作功耗”。 与计算机的电源容量和机箱内的散热有直接的联系 保证速度的情况下，减小功耗
5、可靠性 可靠性一般是指存储器（焊接、插件板的接触、存储器模块的复杂性）抗外界电磁场、温度等因变化干扰的能力。在出厂时经过全
28系列的E2PROM
① +5V供电，维持电流60mA，最大工作电流160mA ② 读出时间250ns ③ 28引脚 DIP封装 ④ 页写入与查询的做法： 当用户启动写入后，应以（3至20）微秒/B的速度，连续向有关地 址写入16个字节的数据，其中，页内字节由A3至A0确定，页地址 由A12至A4确定，整个芯片有512个页，页加载 如果芯片在规定的20微秒的窗口时间内，用户不再进行写入，则芯 片将会自动把页缓冲器内的数据转存到指定的存储单元，这个过程 称为页存储，在页存储期间芯片将不再接收外部数据。CPU可以通 过读出最后一个字节来查询写入是否完成，若读出数据的最高位与 写入前相反，说明写入还没完成，否则，写入已经完成。
3）R/W（Read/Write）读/写控制引线端。
4）WE写开放引线端，低电平有效时，数据总线上的数据被写入 被寻址的单元。 4、三态双向缓冲器 使组成半导体RAM的各个存储芯片很方便地与系统数据总线相
连接。
6.2.2 静态RAM
1、静态基本存储单元电路
基本单元电路多为静态存储器半导体双稳态触发器结构， NMOS\COMS\TTL\ECL等制造工艺而成。 NMOS工艺制作的静态RAM具有集成度高、功耗价格便宜等优点，
6.2.4
RAM存储容量的扩展方法
1、位扩展方式：16Kx1扩充为16Kx8
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
I/ O
1024×1(0)
IO11
I/ O
1024×1(1) …
IO77 D0D7
I/ O
1024×1(7)
…
AA01 A0A1 …A9R/WCS . .
A9
R /01W
A0A1…A9 R/WCS
A0A1…A9 R/WCS
0CS
第六章 半导体存储器
(二) 字扩展
第六章 半导体存储器
（三）RAM 芯片举例
Xi
T4
T6 T3
T8
特点：
VDD P
N
PMOS 作 NMOS
T2
负载，功耗极小，可
在交流电源断电后,靠
T5 T1
电池保持存储数据.
T7 D
Yi
D
第六章 半导体存储器
(二) 动态存储单元
VDD
1. 四管动态存储单元
预充脉冲
T3、T4 — 门控管 控制存储单元 与位线的连通
T7、T8 — 门控管 控制位线与数 据线的连通
PROM 内容可由用户编好后写入，一经写入不能更改 紫外光擦除（约二十分钟）
EPROM 存储数据可以更改，但改写麻烦，工作时只读
EEPROM 或 E2PROM 电擦除（几十毫秒）
写操作: 当写字线为高电平时 T1 导通 将输入信号送至写位线，则将信息存储于 C 中
第六章 半导体存储器
6.3.3 RAM 存储容量的扩展 (一) 位扩展 地址线、读/写控制线、片选线并联
输入/ 输出线分开使用
如：用 8 片 1024 1 位 RAM 扩展为 1024 8 位 RAM
OI00
T6
T5
1 Xi
1 存储单元 0
位 线
T4 截 止T2
B CB
C2
导 T通1
T3
位 线
B
C1
CB
T5、T6 — 控制 对位线的预充电
T8
D1
1 Yi
T7
0D
若无预充电，在“读”过程中 C1 存储的电荷有所损 失，使数据 “1”被破坏，而预充电则起到给 C1 补 充电荷的作用，即进行一次刷新。
第六章 半导体存储器
2. 三管动态存储单元
VDD
读字线 T4
写 T1
T3 读
位 线
T2
位 线
C
存储单元
写字线
CB
读操作:
先使读位线预充电到高电平
当读字线为高电平时 T3 导通 若 C 上存有电荷 (1) 使 T2 导通, 则 CB 放电, 使 读位变为低电平 (0) 若 C 上没有电荷 (0) 使 T2 截止, 则 CB 不放电, 使读位线保持高电平 (1)
按器件类型 ，半导体存储器可分为： 双极型存储器和MOS型存储器
第六章 半导体存储器
6.2 顺序存取存储器（ SAM）
SAM 是一种按顺序串行地写入或读出 的存储器，也成为串行存储器，由于SAM 的数据是按一定顺序串行写入或读出，所以 它实质上就是移位寄存器。
SAMห้องสมุดไป่ตู้数据读出的顺序分为先入先出和 先入后出型。
第六章 半导体存储器
第六章 半导体存储器
• 6.1 概述 • 6.2 顺序存取存储器（ SAM） • 6.3 随机存取存储器（ RAM） • 6.4 只读存储器（ROM）
第六章 半导体存储器
第六章 半导体存储器
6.1 概述
存储器是存储信息的器件，主要用来存放二进制数 据、程序和信息，是计算机等数字系统中不可缺少的组 成部分。
6.1.1 半导体存储器的特点 集成度高，体积小
可靠性高，价格低
外围电路简单易于批量生产
第六章 半导体存储器
6.1.2 半导体存储器的分类
按存取功能，半导体存储器可分为 ： 只读存储器ROM（Read-only memory ） 随机存取存储器RAM（Random access memory） 顺序存取存储器SAM(Sequential access memory)。
第六章 半导体存储器
6.3.2 RAM的存储单元
(一) 静态存储单元 基本工作原理：
010
Xi
MOS管为 简化画法
T5、T6 — 门控管 控制触发器与位线的连通 T7、T8 — 门控管 控制位线与数据线的连通
Q
位 T6
线 导截通止
B 截导止通
S
T8
Q T5 位
读操作时: DQ DQ
R 导截通止 线
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 CGSND OE
1
24
2
23
3
22
4
21
5
20
6 6116 19
7
18
8
17
9
16
10
11输入
15 14
12WE
A0A1130
1
0 01
稳定
0 0
稳定
VDD
A8
A9 WE
写入控制
OE
A10
输出使能
CS
D7
片选
D6
D5 工D作4 方式
0011 1010
A07
器 W256 0 1 1 1
8线 — 256线 D13D02D11D00
二元地址译码
A1 0 AA0...12
X0 行 X1 译
码
A03 器 X15
4线 —16线
Dout
Y0Y1… Y15 列译码器
缺点: n 位地址输入的
译码器,需要 2n 条 输出线。
1A4 0A5…A6 A0 7
导截通止 B
T7 D
写操作时:
DQ QD
010 Yi
D
第六章 半导体存储器
1. 六管 NMOS 存储单元
Xi
T4 T4 T6
01 T3
VVDDDD VVGGGG T2 T2
T1 T510
基本RS 触发器
T3
T导截8 通止
T1
导截通止T7 D
Yi
D
特点： 断电后数据丢失
第六章 半导体存储器
2. 六管 CMOS 存储单元
8 位地址输入的 地址译码器,只有 32 条输出线。
第六章 半导体存储器
[例] 1024 1 存储器矩阵
10 根地址线 — 2n (1024)个地址
25 (32) 根行选择线 25 (32)根列选择线
1024 个字排列成 — 32 32 矩阵
当 X0 = 1，Y0 = 1 时， 对 0-0 单元读(写) 当X31 = 1，Y31= 1时， 对 31-31 单元读(写)
I/O
D3
D0D7
低功耗维持 读 写
高阻态 输出 输入
第六章 半导体存储器
6.4 只读存储器（ROM）
6.4.1 ROM 的分类
掩模 ROM
分类 可编程 ROM（PROM — Programmable ROM）
可擦除可编程 ROM（EPROM — Erasable PROM）
说明:
掩模 ROM 生产过程中在掩模板控制下写入，内容固定， 不能更改
第六章 半导体存储器
第六章 半导体存储器
6.3.1 RAM 的结构与工作原理
地 址 码 输 入 片CS选 读R/写/ 控W制
输I入//输O 出
… …
地
址
译
存储矩阵
码
器
读/写 控制器
第六章 半导体存储器
[例] 对 256 4 存储矩阵进行地址译码
… … … …
一元地址译码
AA10...01
W0 译 W1 码
1024×1(0)
IO11
I/ O
1024×1(1) …
IO77 D0D7
I/ O
1024×1(7)
…
AA01 A0A1 …A9R/WCS . .
A9
R /01W
A0A1…A9 R/WCS
A0A1…A9 R/WCS
0CS
第六章 半导体存储器
(二) 字扩展
第六章 半导体存储器
（三）RAM 芯片举例
Xi
T4
T6 T3
T8
特点：
VDD P
N
PMOS 作 NMOS
T2
负载，功耗极小，可
在交流电源断电后,靠
T5 T1
电池保持存储数据.
T7 D
Yi
D
第六章 半导体存储器
(二) 动态存储单元
VDD
1. 四管动态存储单元
预充脉冲
T3、T4 — 门控管 控制存储单元 与位线的连通
T7、T8 — 门控管 控制位线与数 据线的连通
PROM 内容可由用户编好后写入，一经写入不能更改 紫外光擦除（约二十分钟）
EPROM 存储数据可以更改，但改写麻烦，工作时只读
EEPROM 或 E2PROM 电擦除（几十毫秒）
写操作: 当写字线为高电平时 T1 导通 将输入信号送至写位线，则将信息存储于 C 中
第六章 半导体存储器
6.3.3 RAM 存储容量的扩展 (一) 位扩展 地址线、读/写控制线、片选线并联
输入/ 输出线分开使用
如：用 8 片 1024 1 位 RAM 扩展为 1024 8 位 RAM
OI00
T6
T5
1 Xi
1 存储单元 0
位 线
T4 截 止T2
B CB
C2
导 T通1
T3
位 线
B
C1
CB
T5、T6 — 控制 对位线的预充电
T8
D1
1 Yi
T7
0D
若无预充电，在“读”过程中 C1 存储的电荷有所损 失，使数据 “1”被破坏，而预充电则起到给 C1 补 充电荷的作用，即进行一次刷新。
第六章 半导体存储器
2. 三管动态存储单元
VDD
读字线 T4
写 T1
T3 读
位 线
T2
位 线
C
存储单元
写字线
CB
读操作:
先使读位线预充电到高电平
当读字线为高电平时 T3 导通 若 C 上存有电荷 (1) 使 T2 导通, 则 CB 放电, 使 读位变为低电平 (0) 若 C 上没有电荷 (0) 使 T2 截止, 则 CB 不放电, 使读位线保持高电平 (1)
按器件类型 ，半导体存储器可分为： 双极型存储器和MOS型存储器
第六章 半导体存储器
6.2 顺序存取存储器（ SAM）
SAM 是一种按顺序串行地写入或读出 的存储器，也成为串行存储器，由于SAM 的数据是按一定顺序串行写入或读出，所以 它实质上就是移位寄存器。
SAMห้องสมุดไป่ตู้数据读出的顺序分为先入先出和 先入后出型。
第六章 半导体存储器
第六章 半导体存储器
• 6.1 概述 • 6.2 顺序存取存储器（ SAM） • 6.3 随机存取存储器（ RAM） • 6.4 只读存储器（ROM）
第六章 半导体存储器
第六章 半导体存储器
6.1 概述
存储器是存储信息的器件，主要用来存放二进制数 据、程序和信息，是计算机等数字系统中不可缺少的组 成部分。
6.1.1 半导体存储器的特点 集成度高，体积小
可靠性高，价格低
外围电路简单易于批量生产
第六章 半导体存储器
6.1.2 半导体存储器的分类
按存取功能，半导体存储器可分为 ： 只读存储器ROM（Read-only memory ） 随机存取存储器RAM（Random access memory） 顺序存取存储器SAM(Sequential access memory)。
第六章 半导体存储器
6.3.2 RAM的存储单元
(一) 静态存储单元 基本工作原理：
010
Xi
MOS管为 简化画法
T5、T6 — 门控管 控制触发器与位线的连通 T7、T8 — 门控管 控制位线与数据线的连通
Q
位 T6
线 导截通止
B 截导止通
S
T8
Q T5 位
读操作时: DQ DQ
R 导截通止 线
A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 CGSND OE
1
24
2
23
3
22
4
21
5
20
6 6116 19
7
18
8
17
9
16
10
11输入
15 14
12WE
A0A1130
1
0 01
稳定
0 0
稳定
VDD
A8
A9 WE
写入控制
OE
A10
输出使能
CS
D7
片选
D6
D5 工D作4 方式
0011 1010
A07
器 W256 0 1 1 1
8线 — 256线 D13D02D11D00
二元地址译码
A1 0 AA0...12
X0 行 X1 译
码
A03 器 X15
4线 —16线
Dout
Y0Y1… Y15 列译码器
缺点: n 位地址输入的
译码器,需要 2n 条 输出线。
1A4 0A5…A6 A0 7
导截通止 B
T7 D
写操作时:
DQ QD
010 Yi
D
第六章 半导体存储器
1. 六管 NMOS 存储单元
Xi
T4 T4 T6
01 T3
VVDDDD VVGGGG T2 T2
T1 T510
基本RS 触发器
T3
T导截8 通止
T1
导截通止T7 D
Yi
D
特点： 断电后数据丢失
第六章 半导体存储器
2. 六管 CMOS 存储单元
8 位地址输入的 地址译码器,只有 32 条输出线。
第六章 半导体存储器
[例] 1024 1 存储器矩阵
10 根地址线 — 2n (1024)个地址
25 (32) 根行选择线 25 (32)根列选择线
1024 个字排列成 — 32 32 矩阵
当 X0 = 1，Y0 = 1 时， 对 0-0 单元读(写) 当X31 = 1，Y31= 1时， 对 31-31 单元读(写)
I/O
D3
D0D7
低功耗维持 读 写
高阻态 输出 输入
第六章 半导体存储器
6.4 只读存储器（ROM）
6.4.1 ROM 的分类
掩模 ROM
分类 可编程 ROM（PROM — Programmable ROM）
可擦除可编程 ROM（EPROM — Erasable PROM）
说明:
掩模 ROM 生产过程中在掩模板控制下写入，内容固定， 不能更改
第六章 半导体存储器
第六章 半导体存储器
6.3.1 RAM 的结构与工作原理
地 址 码 输 入 片CS选 读R/写/ 控W制
输I入//输O 出
… …
地
址
译
存储矩阵
码
器
读/写 控制器
第六章 半导体存储器
[例] 对 256 4 存储矩阵进行地址译码
… … … …
一元地址译码
AA10...01
W0 译 W1 码