第六章 半导体存储器
合集下载
第六章 习题及参考答案
第六章习题及参考答案
1. 某半导体存储器容量16K ×8位，可选芯片容量为4K×4/片。
地址总线A15-A0（低），双向数据线D7-D0（低），由R
W/线控制读写。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。
参考答案：
（1） 芯片选取与存储空间分配：
共需8片“4K×4/片”的芯片，存储空间分配如下图所示：
(2).地址分配与片选逻辑如下图所示：
(3).存储器逻辑图如下图所示：
2. 某半导体存储器总容量15k ×8位，其中固化区8k ×8，选用EPROM芯片4K ×8/片，可随机读写区7K ×8，可选用SRAM芯片有：4K ×4/片、2K ×4/片、1K ×4/片。
地址总线A15∼A0，双向数据总线D7∼D0，由R
W/线控制读写，MREQ为低电平时允许存储器工作。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。
参考答案：
(1)芯片选取与存储空间分配如下图所示：
（2）地址信号与片选逻辑如下图所示：
（4）存储器逻辑图如下图所示：。
《半导体存储器》课件
嵌入式系统中的应用
半导体存储器广泛应用于 嵌入式系统，如智能家居、 汽车电子和工业控制。
计算机内存
半导体存储器是计算机主 存储器的重要组成部分， 用于临时存储数据和程序。
智能手机内存
手机内存运行应用程序和 存储数据，半导体存储器 提供了高速和可靠的数据 存取。
未来半导体存储器的发展方向
1 3D垂直存储器
《半导体存储器》PPT课 件
半导体存储器PPT课件大纲
什么是半导体存储器？
半导体存储器定义
半导体存储器是指使用半导体材料制造的存储器，它可以将数据存储在芯片内部的电子元件 中。
存储器的分类
常见的半导体存储器包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）和 闪存存储器。
常见的半导体存储器
通过增加垂直堆叠层数来增加存储容量，提高存储密度和性能。
2 非易失性存储器
开发更加稳定和可靠的非易失性存储器，提供更长久的数据存储和保护。
3 全新器件技术
研发新型的器件结构和材料，以满足不断增长的存储需求和更高的速度要求。
总结
半导体存储器的重要性
半导体存储器在现代计算和通信领域发挥着关键作用，对技术和社会的发展产生积极影响。
静态随机存取存储器 （SRAM）
SRAM具有快速读写速度和较 短的访问时间，适用于高性 能的应用。
动态随机存取存储器 （DRAM）
DRAM具有较大的存储容量和 较低的成本，广泛应用于个 人电脑和服务器。
闪存存储器
闪存存储器具有非易失性和 较高的耐用性，适用于便携 设备的存储需求。
半导体存储器的工作原理
1
SRAM的工作原理
SRAM使用触发器实现数据的存储和读取，具有较快的访问速度和数据保持能力。
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第6章半导体存储器
（a）
图6-8
（b）
3．快闪存储器(Flash Memory)
而且浮置栅一源区间的电容要比浮置栅一控制栅间的电容小得多 。 当控制栅和源极间加上电压时,大部分电压都将降在浮置栅与源极 之间的电容上。 快闪存储器的存储单元就是用这样一只单管组成的，如图6-8(b)所 示。
（a）
图6-8
（b）
半导体存储器的技术指标
存取容量：表示存储器存放二进制信息的多少。二值 信息以字的形式出现。一个字包含若干位。一个字的 位数称做字长。
例如，16位构成一个字，那么该字的字长为16位。一个存储 单元只能存放一个一位二值代码，即只能存一个0或者一个1。 这样，要存储字长为16的一个字，就需要16个存储单元。若 存储器能够存储1024个字，就得有1024×16个存储单元。 通常，用存储器的存储单元个数表示存储器的存储容量，即 存储容量表示存储器存放二进制信息的多少。存储容量应表 示为字数乘以位数。 例如，某存储器能存储1024个字 ，每个字4位，那它的存储容 量就为1024×4=4096，即该存储器有4096个存储单元。 存储器写入（存）或者读出（取）时，每次只能写入或读出 一个字。若字长为8位，每次必须选中8个存储单元。 选中哪些存储单元，由地址译码器的输出来决定。即由地址 码来决定。地址码的位数n与字数之间存在2n=字数的关系。 如果某存储器有十个地址输入端，那它就能存210=1024个字。
[例6-1]
[例6-1]
根据表6-2可以写出Y的表达式： Y7=∑（12，13，14，15） Y6=∑（8，9，10，11，14，15） Y5=∑（6，7，10，11，13，15） Y4=∑（4，5，7，9，11，12） Y3=∑（3，5，11，13） Y2=∑（2，6，10，14） Y1=0 Y0=∑（1，3，5，7，9，11，13，15 ） 根据上述表达式可画出ROM存储点阵如图6-9所示。
《半导体存储器》课件
04
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
第6章半导体存储器-PPT文档资料42页
6.2.1 静态随机存储器
1．电路结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分 组成。
地 址 A0 ~ Ai 输
行 地 址 译
入
码
存储矩阵
读
/
写
I/O
控
制
列地址译码
Ai+1 ~ An 地址输入
CS R /W
SRAM结构示意图
行
地 址 A0 ~ Ai
地 址
输
译
入
码
说明：
存储矩阵
读
/
2.单管动态MOS存储单元电路
字选线
V CS
位线D
CO输出电容
（数据线）
单管动态MOS存储单元
构成：
由一个NMOS管和存储电容器CS构成, CO是位线上 的分布电容(CO>>CS)。 显然，采用单管存储单元的 DRAM，其容量可以做得更大。
工作原理：
字选线
写入信息时，字线为高电平，V导通，位 线D上的数据经过V存入CS。
2作所．，经存到历完的储成时速该间度操作
的最小时间间隔
存储器的存储速度可以用两个时间参数表示 ： “存取时间”(Access Time) TA 和“存储周 期”(Memory Cycle)TMC ，存储周期TMC略大于存取时 间TA。
6.2随机存储器
随机存取存储器也称随机存储器或随机读/写存储器 （RANDOM - ACCESS MEMORY ），简称RAM。RAM工作 时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息, 分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM ) 。
32个存储单元的半导体存储器
半导体存储器
Erasable PROM）
一、静态RAM
（一）六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
（二）静态RAM器件的组成
静态RAM器 件可分成三个部 分，分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元，每 个单元只存储一位数据。
数据（字操作,使用AD0～AD15），也可以只 传送8位数据（字节操作，使用AD0～AD7或 AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7， 这是偶地址字节操作；仅为低电平时，CPU使用 AD8～AD15，这是奇地址字节操作。
若和A0同时为低电平时，CPU对AD0～ AD15操作，即从偶地址读写一个字，是字操作； 如果字地址为奇地址，则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ，Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
（四）静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时，需要考虑下面几个问题：
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小，可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式，每一条行选择 线（X选择线）代表一 个字节，每一条列选择 线（Y选择线）代表字 节的一个位，故通常把
行选择线称为字线，而 列选择线称为位线。
（三）静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片，属双列直 插式、24引脚封装。它的存储容量为2K×8位，其 引脚及功能框图如下图所示。
一、静态RAM
（一）六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
（二）静态RAM器件的组成
静态RAM器 件可分成三个部 分，分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元，每 个单元只存储一位数据。
数据（字操作,使用AD0～AD15），也可以只 传送8位数据（字节操作，使用AD0～AD7或 AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7， 这是偶地址字节操作；仅为低电平时，CPU使用 AD8～AD15，这是奇地址字节操作。
若和A0同时为低电平时，CPU对AD0～ AD15操作，即从偶地址读写一个字，是字操作； 如果字地址为奇地址，则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ，Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
（四）静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时，需要考虑下面几个问题：
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小，可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式，每一条行选择 线（X选择线）代表一 个字节，每一条列选择 线（Y选择线）代表字 节的一个位，故通常把
行选择线称为字线，而 列选择线称为位线。
（三）静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片，属双列直 插式、24引脚封装。它的存储容量为2K×8位，其 引脚及功能框图如下图所示。
第6章 半导体存储器
➢ 实现字扩展的原则是： ➢ ①多个单片RAM的I/O端并接，作为RAM的I/O端 .
2020/1/29
东北大学信息学院
25
➢ ②多片构成字扩展之后，每次访问只能选中一片， 选中哪一片，由字扩展后多出的地址线决定。多 出的地址线经输出低有效的译码器译码，接至各 片RAM的CS端；
➢ ③地址端对应接到一起，作为低位地址输入端。 ➢ ④R/W端接到一起作为RAM的读/写控制端（读写
➢只读存储器为非易失性存储器，去掉电源， 所存信息不会丢失。
2020/1/29
东北大学信息学院
10
➢ROM按存储内容的写入方式，可分为固定 ROM，可编程序只读存储器，简称（PROM) 和可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称 EPROM)。
➢ 字数满足要求，而位数不够时，应采用位扩展。
2020/1/29
东北大学信息学院
22
➢ 实现位扩展的原则是： ①多个单片RAM的I/O端并行输出。 ②多个RAM的CS接到一起，作为RAM的片选端（同
时被选中）；
③地址端对应接到一起，作为RAM的地址输入端。 ④多个单片RAM的R/W端接到一起，作为RAM的读/
• 静态RAM所用管子数目多，功耗大，集
成度受到限制，为克服此缺点，人们研
制了动态RAM （DRAM） 。
➢动态RAM存储数据的原理：MOS管栅极 电容的电荷存储效应。信息的存储单元
是由门控管和电容组成。用电容上是否
2020存/1/29 储电荷表示存东1北或大学信存息学0院。
16
• 由于漏电流的存在，电容上存储的数据 （电荷）不能长久保存，必须定期重写， 以免数据丢失——刷新（再生）。
2020/1/29
东北大学信息学院
25
➢ ②多片构成字扩展之后，每次访问只能选中一片， 选中哪一片，由字扩展后多出的地址线决定。多 出的地址线经输出低有效的译码器译码，接至各 片RAM的CS端；
➢ ③地址端对应接到一起，作为低位地址输入端。 ➢ ④R/W端接到一起作为RAM的读/写控制端（读写
➢只读存储器为非易失性存储器，去掉电源， 所存信息不会丢失。
2020/1/29
东北大学信息学院
10
➢ROM按存储内容的写入方式，可分为固定 ROM，可编程序只读存储器，简称（PROM) 和可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称 EPROM)。
➢ 字数满足要求，而位数不够时，应采用位扩展。
2020/1/29
东北大学信息学院
22
➢ 实现位扩展的原则是： ①多个单片RAM的I/O端并行输出。 ②多个RAM的CS接到一起，作为RAM的片选端（同
时被选中）；
③地址端对应接到一起，作为RAM的地址输入端。 ④多个单片RAM的R/W端接到一起，作为RAM的读/
• 静态RAM所用管子数目多，功耗大，集
成度受到限制，为克服此缺点，人们研
制了动态RAM （DRAM） 。
➢动态RAM存储数据的原理：MOS管栅极 电容的电荷存储效应。信息的存储单元
是由门控管和电容组成。用电容上是否
2020存/1/29 储电荷表示存东1北或大学信存息学0院。
16
• 由于漏电流的存在，电容上存储的数据 （电荷）不能长久保存，必须定期重写， 以免数据丢失——刷新（再生）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6
例如: 某存储器能存储1024个字 ，每个字4位， 那它的存储容量就为1024×4=4096，即该存 储器有4096个存储单元。
存储器写入（存）或者读出（取）时，每次
只能写入或读出一个字。若字长为8位，每次
必须选中8个存储单元。选中哪些存储单元，
由地址译码器的输出来决定。即由地址码来决
定。
7
地址码的位数n与字数之间存在2n=字数的 关系。如果某存储器有十个地址输入端，那 它就能存210=1024个字。 2、存取周期 连续两次读（写）操作间隔的最短时间称 为存取周期。
• 固定ROM：在制造时根据特定的要求做成固 定的存储内容，出厂后，用户无法更改，只 能读出。
10
• PROM：存储内容可以由使用者编制写入， 但只能写入一次，一经写入就不能再更改。
• EPROM：存储内容可以改变，但EPROM所 存内容的擦去或改写，需要专门的擦抹器和 编程器实现。在工作时，也只能读出。
• E2PROM：可用电擦写方法擦写。
11
6.2.1 固定只读存储器(ROM)
ROM由地址译
地 址
码器、存储矩阵、输 入
输出和控制电路
组成，如图6-1
所示。
地
W0
址
存贮矩阵
译 码
N× M
器
WN-1
D0
DM-1
输出及控制电路
数据输出
图6-1 ROM结构图
12
地址译码器
地址译码器
A0
1
＆
W0
A1
1
＆
W1
＆
W2
＆
W3
+VDD
存储矩阵
字 线
字线
存 储 矩 阵
输出电路 输出电路
D3
D2
D1
D0
1
1
1
1
D3
D2
D1
D0
图6-2 (4×4)的 NMOS固定ROM
13
➢ 图6-2是一个4×4位的NMOS固定ROM。 ➢ 地址译码器：有两根地址输入线A1和A0，共
有4个地址号，每个地址存放一个4位二进制 信息； ➢ 译码器输出线：W0、W1、W2、W3称为字线， 由输入的地址代码A1A0确定选中哪条字线。 被选中的数据经过输出缓冲器输出。
按存储信号的原理不同： 分为静态存储器和动态存储器两种。
3
✓ 静态存储器不会改变；
✓ 动态存储器是用电容存储电荷的效应来存储二值信 号的。电容漏电会导致信息丢失，因此要求定时对 电容进行充电或放电。 称为刷新。动态存储器都为 MOS型。
16
D2 0, D0 0, D3 D1 1 表6-1 ROM中的信息表
经输出电路反相后， 输 出 D3D2D1D0=0101 。 因此，选中一个地址， 该行的存储内容输出。 四个地址存储的内容
地址
A1 A0
00 01 10 11
内
D3 D2
01 10 01 11
容
D1 D0
01 11 00 10
按工作特点不同：
分成只读存储器、随机存取存储器。
4
6.1.2 半导体存储器的主要技术指标：
半导体存储器有两个主要技术指标：存储容量 和存取时间。
1、存储容量： ➢ 存储器中存储单元个数叫存储容量，即存放
二进制信息的多少。
5
存储器中二值代码都是以字的形式出现的。一 个字的位数称做字长。例如，16位构成一个字， 该字的字长为16位。一个存储单元只能存放一 位二值代码，要存储字长为16的一个字，就需 要16个存储单元。若存储器能够存储1024个字， 就得有1024×16个存储单元。通常,存储容量应 表示为字数乘以位数。
如表6-1所示。
17
➢ 固定ROM的编程是设计者根据要求确定存储 内容，设计出存储矩阵，即哪些交叉点（存 储单元）的信息为1，哪些为0。为1的制造 管子，为0的不需制造管子，画出存储矩阵编 码图。通常，存储矩阵中有管子处，用“码 点”表示，由生产厂制作。图6-2的存储矩阵 简化编码图如图6-3所示。
20
6.2.2 可编程只读存储器(PROM)
PROM和ROM的区别在于ROM由厂家 编程，PROM由用户编程。出厂时PROM的 内容全是0或全是1，使用时，用户可以根据 需要编好代码，写入PROM中。
21
CS 片选
W0
A0 A1 A2 A3 A4
地
8
6.2 只读存储器
➢ 半导体只读存储器(Read-only Memory,简称 ROM)是只能读不能写的存储器。通常用其 存放固定的数据和程序，如计算机系统的引 导程序、监控程序、函数表、字符等。
➢ 只读存储器为非易失性存储器，去掉电源， 所存信息不会丢失。
9
➢ ROM按存储内容的写入方式，可分为固定 ROM,可编程序只读存储器，简称（PROM)和 可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称 EPROM)。
18
➢ 位线与字线之间逻辑
W0
关系为：
W1
➢ D0=W0+W 1
W2
➢ D1=W1+W3
W3
➢ D2=W0+W2+W3
➢ D3=W1+W3
D3
D2
D1 D0
图6-3 ROM的符号矩阵
19
存储矩阵的输出和输入是或的关系，这种 存储矩阵是或矩阵。地址译码器的输出和 输入是与的关系，因此ROM是一个多输 入变量（地址）和多输出变量（数据）的 与或逻辑阵列。
第六章 半导体存储器
第6章 半导体存储器
➢ 半导体存储器是一种由半导体器件构成的能够 存储数据、运算结果、操作指令的逻辑部件。 用于计算机的内存及数字系统存储部件。
6.1 概述 6.2 只读存储器 6.3 随机存取存储器
2
6.1 概述
6.1.1 半导体存储器的特点及分类 按制造工艺不同分类：
分成TTL和MOS存储器两大类。TTL型速度快，MOS型 工艺简单、集成度高、功耗低、成本低等特点。
14
➢ 存储矩阵：是NMOS管的或门阵列。一个字 有4位信息，故有四条数据线 D0, D1, D2, D3,
➢ 输出又称为位线。它是字×位结构。存储矩 阵实际上是一个编码器，工作时编码内容不 变。位线经过反相后输出，即为ROM的输出 端D0、D1、D2、D3。
15
➢ 每根字线和位线的交叉处是一个存储单元， 共有16个单元。交叉处有NMOS管的存储 单元存储“1”，无NMOS管的存储单元存 储 “ 0” 。 例 如 ， 当 地 址 A1A0=00 时 ， 则 W0=1（W1、W2、W3均为0），此时选中0 号地址使第一行的两个NMOS管导通，
例如: 某存储器能存储1024个字 ，每个字4位， 那它的存储容量就为1024×4=4096，即该存 储器有4096个存储单元。
存储器写入（存）或者读出（取）时，每次
只能写入或读出一个字。若字长为8位，每次
必须选中8个存储单元。选中哪些存储单元，
由地址译码器的输出来决定。即由地址码来决
定。
7
地址码的位数n与字数之间存在2n=字数的 关系。如果某存储器有十个地址输入端，那 它就能存210=1024个字。 2、存取周期 连续两次读（写）操作间隔的最短时间称 为存取周期。
• 固定ROM：在制造时根据特定的要求做成固 定的存储内容，出厂后，用户无法更改，只 能读出。
10
• PROM：存储内容可以由使用者编制写入， 但只能写入一次，一经写入就不能再更改。
• EPROM：存储内容可以改变，但EPROM所 存内容的擦去或改写，需要专门的擦抹器和 编程器实现。在工作时，也只能读出。
• E2PROM：可用电擦写方法擦写。
11
6.2.1 固定只读存储器(ROM)
ROM由地址译
地 址
码器、存储矩阵、输 入
输出和控制电路
组成，如图6-1
所示。
地
W0
址
存贮矩阵
译 码
N× M
器
WN-1
D0
DM-1
输出及控制电路
数据输出
图6-1 ROM结构图
12
地址译码器
地址译码器
A0
1
＆
W0
A1
1
＆
W1
＆
W2
＆
W3
+VDD
存储矩阵
字 线
字线
存 储 矩 阵
输出电路 输出电路
D3
D2
D1
D0
1
1
1
1
D3
D2
D1
D0
图6-2 (4×4)的 NMOS固定ROM
13
➢ 图6-2是一个4×4位的NMOS固定ROM。 ➢ 地址译码器：有两根地址输入线A1和A0，共
有4个地址号，每个地址存放一个4位二进制 信息； ➢ 译码器输出线：W0、W1、W2、W3称为字线， 由输入的地址代码A1A0确定选中哪条字线。 被选中的数据经过输出缓冲器输出。
按存储信号的原理不同： 分为静态存储器和动态存储器两种。
3
✓ 静态存储器不会改变；
✓ 动态存储器是用电容存储电荷的效应来存储二值信 号的。电容漏电会导致信息丢失，因此要求定时对 电容进行充电或放电。 称为刷新。动态存储器都为 MOS型。
16
D2 0, D0 0, D3 D1 1 表6-1 ROM中的信息表
经输出电路反相后， 输 出 D3D2D1D0=0101 。 因此，选中一个地址， 该行的存储内容输出。 四个地址存储的内容
地址
A1 A0
00 01 10 11
内
D3 D2
01 10 01 11
容
D1 D0
01 11 00 10
按工作特点不同：
分成只读存储器、随机存取存储器。
4
6.1.2 半导体存储器的主要技术指标：
半导体存储器有两个主要技术指标：存储容量 和存取时间。
1、存储容量： ➢ 存储器中存储单元个数叫存储容量，即存放
二进制信息的多少。
5
存储器中二值代码都是以字的形式出现的。一 个字的位数称做字长。例如，16位构成一个字， 该字的字长为16位。一个存储单元只能存放一 位二值代码，要存储字长为16的一个字，就需 要16个存储单元。若存储器能够存储1024个字， 就得有1024×16个存储单元。通常,存储容量应 表示为字数乘以位数。
如表6-1所示。
17
➢ 固定ROM的编程是设计者根据要求确定存储 内容，设计出存储矩阵，即哪些交叉点（存 储单元）的信息为1，哪些为0。为1的制造 管子，为0的不需制造管子，画出存储矩阵编 码图。通常，存储矩阵中有管子处，用“码 点”表示，由生产厂制作。图6-2的存储矩阵 简化编码图如图6-3所示。
20
6.2.2 可编程只读存储器(PROM)
PROM和ROM的区别在于ROM由厂家 编程，PROM由用户编程。出厂时PROM的 内容全是0或全是1，使用时，用户可以根据 需要编好代码，写入PROM中。
21
CS 片选
W0
A0 A1 A2 A3 A4
地
8
6.2 只读存储器
➢ 半导体只读存储器(Read-only Memory,简称 ROM)是只能读不能写的存储器。通常用其 存放固定的数据和程序，如计算机系统的引 导程序、监控程序、函数表、字符等。
➢ 只读存储器为非易失性存储器，去掉电源， 所存信息不会丢失。
9
➢ ROM按存储内容的写入方式，可分为固定 ROM,可编程序只读存储器，简称（PROM)和 可擦除可编程只读存储器(Erasable Programmable Read Only Memory，简称 EPROM)。
18
➢ 位线与字线之间逻辑
W0
关系为：
W1
➢ D0=W0+W 1
W2
➢ D1=W1+W3
W3
➢ D2=W0+W2+W3
➢ D3=W1+W3
D3
D2
D1 D0
图6-3 ROM的符号矩阵
19
存储矩阵的输出和输入是或的关系，这种 存储矩阵是或矩阵。地址译码器的输出和 输入是与的关系，因此ROM是一个多输 入变量（地址）和多输出变量（数据）的 与或逻辑阵列。
第六章 半导体存储器
第6章 半导体存储器
➢ 半导体存储器是一种由半导体器件构成的能够 存储数据、运算结果、操作指令的逻辑部件。 用于计算机的内存及数字系统存储部件。
6.1 概述 6.2 只读存储器 6.3 随机存取存储器
2
6.1 概述
6.1.1 半导体存储器的特点及分类 按制造工艺不同分类：
分成TTL和MOS存储器两大类。TTL型速度快，MOS型 工艺简单、集成度高、功耗低、成本低等特点。
14
➢ 存储矩阵：是NMOS管的或门阵列。一个字 有4位信息，故有四条数据线 D0, D1, D2, D3,
➢ 输出又称为位线。它是字×位结构。存储矩 阵实际上是一个编码器，工作时编码内容不 变。位线经过反相后输出，即为ROM的输出 端D0、D1、D2、D3。
15
➢ 每根字线和位线的交叉处是一个存储单元， 共有16个单元。交叉处有NMOS管的存储 单元存储“1”，无NMOS管的存储单元存 储 “ 0” 。 例 如 ， 当 地 址 A1A0=00 时 ， 则 W0=1（W1、W2、W3均为0），此时选中0 号地址使第一行的两个NMOS管导通，