第六章半导体存储器
合集下载
第六章 习题及参考答案
第六章习题及参考答案
1. 某半导体存储器容量16K ×8位，可选芯片容量为4K×4/片。
地址总线A15-A0（低），双向数据线D7-D0（低），由R
W/线控制读写。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。
参考答案：
（1） 芯片选取与存储空间分配：
共需8片“4K×4/片”的芯片，存储空间分配如下图所示：
(2).地址分配与片选逻辑如下图所示：
(3).存储器逻辑图如下图所示：
2. 某半导体存储器总容量15k ×8位，其中固化区8k ×8，选用EPROM芯片4K ×8/片，可随机读写区7K ×8，可选用SRAM芯片有：4K ×4/片、2K ×4/片、1K ×4/片。
地址总线A15∼A0，双向数据总线D7∼D0，由R
W/线控制读写，MREQ为低电平时允许存储器工作。
请设计并画出该存储器逻辑图，注明地址分配、片选逻辑式及片选信号极性。
参考答案：
(1)芯片选取与存储空间分配如下图所示：
（2）地址信号与片选逻辑如下图所示：
（4）存储器逻辑图如下图所示：。
汇编语言设计-半导体存储器
I/O4∽1
1K4
数据线、读/写控制线并联,
A9∽0
由片选信号来区分各芯片的
CS WE
CS
地址范围。
I/O4∽1
1K4
A9∽0 CS WE
WR
当把容量较小的芯片组成容量较大的存储器时, 需要用 到地址译码器, 以便将地址码翻译成相应的控制信号, 且 用它去控制芯片的片选信号CS。 例如: 试用16K8位的SRAM芯片构成一个64KB的RAM 系统。
片经多次拔插后, 容易损坏管脚; 而且擦除后重写的次数
也是有限的, 多次的拔插降低了芯片的使用寿命。 E2PROM则是一种不需要从电路板上拔下, 而直接在线
用电信号进行擦除的EPROM芯片, 对它的编程也在线操
作,因此, 使用寿命长、改写操作步骤简单。 2、不挥发RAM-NV RAM NV RAM的性能同RAM类似, 但掉电后信息不会丢失(挥
第二节 读写存储器RAM
一、静态MOS RAM 1、基本存储电路 思考：静态MOS六管基本存储电路的结构特点及读写
工作原理。
2、RAM的组成原理(存储器的结构)
AA10 AN-1
•••
地址 译码器
•••
存储矩阵 2NM
•••
三态数据 缓冲器
•••
D0 D1 DM-1
R/W CS
控制逻辑
⑴、存储矩阵
数据线分别单独引出。
例:将1K4位的SRAM芯片组合成1KB的存储器。
分析:采用两块1K4位的RAM芯片,其中一片的数据线
与CPU数据线的低4位相连,另一块的数据线与数据总线
的高4位相连。如图示：
D0
说明：WE通常由CPU的WR
• •
信号控制;CS由地址译码控制。 •
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第六章 半导体存储器
6
例如: 某存储器能存储1024个字 ，每个字4位， 那它的存储容量就为1024×4=4096，即该存 储器有4096个存储单元。
存储器写入（存）或者读出（取）时，每次
只能写入或读出一个字。若字长为8位，每次
必须选中8个存储单元。选中哪些存储单元，
由地址译码器的输出来决定。即由地址码来决
定。
7
地址码的位数n与字数之间存在2n=字数的 关系。如果某存储器有十个地址输入端，那 它就能存210=1024个字。 2、存取周期 连续两次读（写）操作间隔的最短时间称 为存取周期。
• 固定ROM：在制造时根据特定的要求做成固 定的存储内容，出厂后，用户无法更改，只 能读出。
10
• PROM：存储内容可以由使用者编制写入， 但只能写入一次，一经写入就不能再更改。
• EPROM：存储内容可以改变，但EPROM所 存内容的擦去或改写，需要专门的擦抹器和 编程器实现。在工作时，也只能读出。
• E2PROM：可用电擦写方法擦写。
11
6.2.1 固定只读存储器(ROM)
ROM由地址译
地 址
码器、存储矩阵、输 入
输出和控制电路
组成，如图6-1
所示。
地
W0
址
存贮矩阵
译 码
N× M
器
WN-1
D0
DM-1
输出及控制电路
数据输出
图6-1 ROM结构图
12
地址译码器
地址译码器
A0
1
＆
W0
A1
1
＆
W1
＆
W2
＆
W3
+VDD
存储矩阵
字 线
字线
存 储 矩 阵
例如: 某存储器能存储1024个字 ，每个字4位， 那它的存储容量就为1024×4=4096，即该存 储器有4096个存储单元。
存储器写入（存）或者读出（取）时，每次
只能写入或读出一个字。若字长为8位，每次
必须选中8个存储单元。选中哪些存储单元，
由地址译码器的输出来决定。即由地址码来决
定。
7
地址码的位数n与字数之间存在2n=字数的 关系。如果某存储器有十个地址输入端，那 它就能存210=1024个字。 2、存取周期 连续两次读（写）操作间隔的最短时间称 为存取周期。
• 固定ROM：在制造时根据特定的要求做成固 定的存储内容，出厂后，用户无法更改，只 能读出。
10
• PROM：存储内容可以由使用者编制写入， 但只能写入一次，一经写入就不能再更改。
• EPROM：存储内容可以改变，但EPROM所 存内容的擦去或改写，需要专门的擦抹器和 编程器实现。在工作时，也只能读出。
• E2PROM：可用电擦写方法擦写。
11
6.2.1 固定只读存储器(ROM)
ROM由地址译
地 址
码器、存储矩阵、输 入
输出和控制电路
组成，如图6-1
所示。
地
W0
址
存贮矩阵
译 码
N× M
器
WN-1
D0
DM-1
输出及控制电路
数据输出
图6-1 ROM结构图
12
地址译码器
地址译码器
A0
1
＆
W0
A1
1
＆
W1
＆
W2
＆
W3
+VDD
存储矩阵
字 线
字线
存 储 矩 阵
《半导体存储器》课件
04
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
制造设备
用于将掺杂剂引入硅片。
用于在硅片上生长单晶层 。
掺杂设备 外延生长设备
用于切割硅片。
晶圆切割机
制造设备
光刻机
用于将电路图形转移到硅片上。
刻蚀机
用于刻蚀硅片表面。
镀膜与去胶设备
用于在硅片表面形成金属层或介质层，并去 除光刻胶。
测试与封装设备
用于对芯片进行电气性能测试和封装成最终 产品。
分类
根据存储方式，半导体存储器可分为随机存取存储器（RAM）和只读存储器（ ROM）。
历史与发展
1 2 3
早期阶段
20世纪50年代，半导体存储器开始出现，以晶 体管为基础。
发展阶段
随着技术的进步，20世纪70年代出现了动态随 机存取存储器（DRAM）和静态随机存取存储器 （SRAM）。
当前状况
现代半导体存储器已经广泛应用于计算机、移动 设备、数据中心等领域。
物联网和边缘计算
在物联网和边缘计算领域应用半导体存储器，实现高 效的数据存储和传输。
CHAPTER
05
案例分析：不同类型半导体存 储器的应用场景
DRAM的应用场景
01
DRAM（动态随机存取存储器）是一种常用的半导体存储器，广泛应 用于计算机和服务器等领域。
02
由于其高速读写性能和低成本，DRAM被用作主内存，为CPU提供快 速的数据存取。
外延生长
在硅片上生长一层或多 层所需材料的单晶层。
掺杂
通过扩散或离子注入等 方法，将掺杂剂引入硅 片。
制造流程
01
光刻
利用光刻胶将电路图形转移到硅片 上。
镀膜与去胶
在硅片表面形成金属层或介质层， 并去除光刻胶。
第6章半导体存储器-PPT文档资料42页
6.2.1 静态随机存储器
1．电路结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分 组成。
地 址 A0 ~ Ai 输
行 地 址 译
入
码
存储矩阵
读
/
写
I/O
控
制
列地址译码
Ai+1 ~ An 地址输入
CS R /W
SRAM结构示意图
行
地 址 A0 ~ Ai
地 址
输
译
入
码
说明：
存储矩阵
读
/
2.单管动态MOS存储单元电路
字选线
V CS
位线D
CO输出电容
（数据线）
单管动态MOS存储单元
构成：
由一个NMOS管和存储电容器CS构成, CO是位线上 的分布电容(CO>>CS)。 显然，采用单管存储单元的 DRAM，其容量可以做得更大。
工作原理：
字选线
写入信息时，字线为高电平，V导通，位 线D上的数据经过V存入CS。
2作所．，经存到历完的储成时速该间度操作
的最小时间间隔
存储器的存储速度可以用两个时间参数表示 ： “存取时间”(Access Time) TA 和“存储周 期”(Memory Cycle)TMC ，存储周期TMC略大于存取时 间TA。
6.2随机存储器
随机存取存储器也称随机存储器或随机读/写存储器 （RANDOM - ACCESS MEMORY ），简称RAM。RAM工作 时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息, 分为静态随机存取存储器 ( SRAM ) 和动态随机存取存储器 ( DRAM ) 。
32个存储单元的半导体存储器
半导体存储器
Erasable PROM）
一、静态RAM
（一）六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
（二）静态RAM器件的组成
静态RAM器 件可分成三个部 分，分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元，每 个单元只存储一位数据。
数据（字操作,使用AD0～AD15），也可以只 传送8位数据（字节操作，使用AD0～AD7或 AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7， 这是偶地址字节操作；仅为低电平时，CPU使用 AD8～AD15，这是奇地址字节操作。
若和A0同时为低电平时，CPU对AD0～ AD15操作，即从偶地址读写一个字，是字操作； 如果字地址为奇地址，则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ，Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
（四）静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时，需要考虑下面几个问题：
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小，可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式，每一条行选择 线（X选择线）代表一 个字节，每一条列选择 线（Y选择线）代表字 节的一个位，故通常把
行选择线称为字线，而 列选择线称为位线。
（三）静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片，属双列直 插式、24引脚封装。它的存储容量为2K×8位，其 引脚及功能框图如下图所示。
一、静态RAM
（一）六管静态存 储电路
Q7
Q8
图6-2 静态RAM存储单元电路
（二）静态RAM器件的组成
静态RAM器 件可分成三个部 分，分别是存储 单元阵列、地址 译码器和读/写控 制与数据驱动/缓 冲。一个典型的 静态RAM的示意 图如右图所示。
右图是一个1K×1 位的静态RAM器件的组 成框图。该器件总共可 以寻址1024个单元，每 个单元只存储一位数据。
数据（字操作,使用AD0～AD15），也可以只 传送8位数据（字节操作，使用AD0～AD7或 AD8～AD15）。
仅A0为低电平时，CPU使用AD0～AD7， 这是偶地址字节操作；仅为低电平时，CPU使用 AD8～AD15，这是奇地址字节操作。
若和A0同时为低电平时，CPU对AD0～ AD15操作，即从偶地址读写一个字，是字操作； 如果字地址为奇地址，则需要两次访问存储器。 如下表所示
2、Intel 2114是一个容量为1024×4位的静态 RAM ，Intel 2114是一个容量为1024×4位的静 态RAM其引脚和逻辑符号如下图所示。
引脚图
逻辑符号
（四）静态RAM与CPU的连接
进行静态RAM存储器模块与CPU的连接电路 设计时，需要考虑下面几个问题：
1、CPU总线的负载能力 2、时序匹配问题 3、存储器的地址分配和片选问题 4、控制信号的连接
若存储容量较小，可以 将该RAM芯片的单元阵 列直接排成所需要位数
的形式，每一条行选择 线（X选择线）代表一 个字节，每一条列选择 线（Y选择线）代表字 节的一个位，故通常把
行选择线称为字线，而 列选择线称为位线。
（三）静态RAM的例子
1、Intel 6116是CMOS静态RAM芯片，属双列直 插式、24引脚封装。它的存储容量为2K×8位，其 引脚及功能框图如下图所示。
修改 第6章_微机的存储器
数据读出 ： 首先将行地址加在A0-A6上，然后使 RAS 行地址信号有效，该信 号的下降沿，将行地址锁存在芯片内部。接着将列地址加到芯片 的A0-A6上，再使 CAS 地址锁存信号有效，其下降沿将列地址锁 存在列地址锁存器。然后保持 WE =1，则在 CAS有效期间 （低电平），数据由Dout端输出保持。 数据写入： 数据写入过程与读出类似，区别是送完列地址后，将 WE 端置为 低电平，然后要写入的数据从Din端输入。 刷新：就是将动态存储器中存入的数据信息读出并重新写入的过程。 刷新方法：将列地址信号无效，只送上行地址并使行地址锁存信号 有效，然后，芯片内部的刷新电路会对所选中行上各单元中的信息
8
只读存储器（五）
① 紫外线擦除可编程ROM (EPROM)： 利用专用紫外线灯对准芯片上的石英窗口照射10-20分钟，即 可擦除原写入的信息，以恢复出厂的状态，经过照射后的 EPROM，就可再写入信息。可重复擦除上万次。
写好信息的EPROM为防止光线照射，常用遮光纸贴于窗口上。 这种方法只能把存储的信息全部擦除后再重新写入，它不能 只擦除个别单元或某几位的信息，而且擦除的时间也较长。 另外，要借助EPROM擦除器和专用编程器进行擦除和写入程 序，很不方便。 用于产品开发。 9
=0时，输出缓 冲器打开， OE OE 为输出允许信号， 被寻址单元的内容才能被读出。 VPP为编程电源，当芯片编程时，该端加上编程电压 (+25V或十12V)；正常使用时，该端加+5V电源。 PGM：编程脉冲输入端。编程时，加上编程编程脉 冲，读操作时PGM=1。
28
只读存储器 （3）
Intel2764A有七种工作方式
18
静态随机存储器(SRAM)（3）
6264芯片 6264芯片是一个8K×8的CMOS SRAM芯片，共有28条引出线，包 括13根地址线、8根数据线以及4 根控制信号线 。