数字逻辑设计2017年模拟试卷
数字逻辑模拟试卷
4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。
（ ）5、门电路的扇出是表示输出电压与输入电压之间的关系。
（ ）三、简答题（每题5分，共10分）1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。
2、采用CMOS 晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？四、应用题（共70分）1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分）2、用卡诺图化简下列函数：（5分） ()()15,14,13,2,1,012,11,10,5,4,3,,,d F ZY X W +=∑3、旅客列车分为特快A ，直快B 和慢车C ，它们的优先顺序为：特快、直快、慢车。
同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。
（10分）（1）列出真值表（5分）（2） 写出最简的输出逻辑表达式（5分）4、运用一个MSI 器件实现余3码向8421BCD 码的转换。
（10分）5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。
（10分）1）作出状态/输出表（5分）。
2）说明它是Mealy 机还是Moore 机（2分）3）说明这个电路能对何种输入序列进行检测。
（3分）7、作“0101”序列检测器的Mealy 型状态表和Moore 型状态表。
凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。
典型输入输出序列如下：（10分） 输入X ：1 1 0 1 0 1 0 1 0 0 1 1 输出Z ：0 0 0 0 0 1 0 0 0 0 0 0 看下面的例子就清楚了：某序列检测器有一个输入端x 和一个输出端Z 。
输入端 x 输入一串随机的二进制代码，当输入序列中出现011时，输出Z 产生一个1输出，平时Z 输出0 。
数字逻辑与设计试卷
《数字逻辑与设计》考试试卷试卷2B一、填空题（本大题共7道小题，每空1分，共15分） 1.数制转换：（A3）16=（ ）8 , （100.25）10=（ ）2 , （1000）自然二进制码=（ ）余3码 ,（110100）2=（ ）BCD 。
2.[X] 补=10110，则[X]反= ，[X]原= 。
3.数字逻辑电路分为两大类 。
4.逻辑函数)(D A C B A F ++⋅= 的对偶函数='F ，反函数=F 。
5.信号经不同路径到达会合点有先有后称为 ，产生错误输出的现象称为 。
6.三态门中的“三态”是指 、 和 。
7.组合逻辑电路在任一时刻的输出只和当时的输入有关，与电路 状态无关。
二、单项选择题（每小题2分，共8分）1.下列各式中的四变量A 、B 、C 、D 的最小项是（ ）。
A. ABCDB. )(D C AB + C .D C B A +++ D.D C B A +++2. 若左移寄存器输入端为0，则其在2个CP 脉冲作用下，可实现所存数据（ ）。
A 乘以2B 乘以4C 除以2D 除以43. 属于组合逻辑电路的是（ ）。
A 触发器B 数据选择器C 移位寄存器D 计数器4.函数BC B A F +=的“或与”式为（ ）。
A.))((C B C A ++B. ))((C A B A ++C. C)B B)((A ++D. B)C)(A (B ++三、逻辑函数化简题（共15分，每小题5分）1.用公式法化简逻辑函数D++⋅=为最简与或表达式。
F⋅⋅+⋅BAACCBA2.用卡诺图化简逻辑函数DAF+B+=为最简与或表达式。
C+DBCBAABCD3.用卡诺图化简函数∑(m,DCABF为最简与或表达式，其中无,,15=)13,7,2,0)(,关最小项为∑)(d。
1,,8,6,5,4,310四、分析题（共20分，第1题8分，第2题12分）：(1)完成该逻辑电路真值表；(2)说明该电路的逻辑功能。
华师17年9月课程考试《数字逻辑》作业考核试题
华师17年9月课程考试《数字逻辑》作业考核试题
一、单选题
1、B
2、D
3、D
4、A
5、B
一、单选题（共 20 道试题，共 40 分。
）V 1. 是8421BCD码的是（）
A. 1010
B. 0101
C. 1100
D. 1111
正确答案：B
2.
题面见图片：
A. A
B. B
C. C
D. D
正确答案：D
3. 用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（）。
A. 8
B. 16
C. 32
D. 64
正确答案：D
4. 下列触发器中，（）不可作为同步时序逻辑电路的存储元件。
A. 基本R-S触发器
B. D触发器
C. J-K触发器
D. T触发器
正确答案：A
5. 构造一个模10同步计数器，需要（）触发器
A. 3个
B. 4个
C. 5个
D. 10个
正确答案：B
6. PROM、PLA、和PAL三种可编程器件中，（）是不能编程的
A. PROM的或门阵列
B. PAL的与门阵列
C. PLA的与门阵列和或门阵列
D. PROM的与门阵列
正确答案：D
7. 和二进制数(1100110111.001)等值的十六进制数学是( )。
A. 337.2。
数字逻辑模拟试卷附答案
XX 大 学 试 题课程名称 数字逻辑电路设计 开课学院使用班级 考试日期苏 大 学 试题 第3 页苏大 学 试题第4 页四、根据下图波形写出其逻辑关系表达式Z=F(A,B,C) （10分）A B C Z五、分析题：某同步时序逻辑电路如图所示。
（12分）(1) 写出该电路激励函数和输出函数； (2) 画出输出矩阵和激励矩阵； (3) 画出状态表和状态图；(4）设各触发器的初态均为0，试画出下图中Q1、Q2和Z 的输出波形。
数字逻辑模拟试卷2答案一、填空题（每空1分，计20分） 1、(45)6=(35)8=(11101)2=(00101001)84212、若X= 138/512，则[X]反=（0.01000101），[－X]补=（1.10111011）。
3、若[X]补=101100，则X=（-100100），[X/2]补=（110110）。
4、若X=10100110，[X]Gray 码=(11110101)。
5、用n 位补码（含一位符号位）表示定点整数，其表示的数值范围是(-2n-1～2n-1-1)6、VHDL 程序一般由（实体）和结构体两部分组成,其中结构体的基本描述方法有(数据流描述法)、行为描述法和结构描述法。
7、信息码1010对应的奇校验汉明码的长度是（7位）。
8、函数F= A+BC 的反函数是（)(C B A ）。
9、集成芯片的集成度是以（等效门电路的数量）来衡量的。
10、三态门的三种输出状态是高电平、低电平和（高阻状态）。
11、正负逻辑的约定中，正逻辑是指（高电平表示1；低电平表示0）。
12、触发器的触发方式有直接电平触发、电平触发和（脉冲触发）、（边沿触发）几种。
13、对组合逻辑电路而言，PLD 的理论依据是（任何组合逻辑函数都可以用与-或式表示）。
14、ISP 指的是（在系统可编程技术）二、选择题（每题有一个或多个正确答案，每题1分计10分）1、A2、D3、B ，C4、A ，D5、A ，B ，D6、A ，B ，C7、A ，B ，C8、B9、B ，D 10、C 三、按要求化简下列函数（14分）1．用代数法求函数 F = A B + A B C + B C 的最简“与-或”表达式。
数字逻辑模拟试题
数字逻辑模拟试题一．单项选择题1．表示任意两位无符号十进制数至少需要（ ）二进制数。
A ．6B ．7C ．8D ．92．余3码 的2421码为（ ）。
3．下列四个数中与十进制数（72）10相等的是( )A ．（01101000）2 B.（01001000）2C.（01110010）2D.（01001010）24．某集成电路芯片，查手册知其最大输出低电平U OLmax =0.5V ，最大输入低电平U ILmax =0.8V ，最小输出高电平U OHmin =2.7V ，最小输入高电平U IHmin =2.0V ，则其高电平噪声容限U NH =( )5．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6.根据反演规则，的反函数为()()E DE C C A F ++⋅+=（ ）。
A. B.C. D. 7、对于TTL 或非门多余输入端的处理，不可以（ ）。
A 、接电源B 、通过0.5k Ω电阻接地C 、接地D 、与有用输入端并联8．下列四种类型的逻辑门中，可以用（ ）实现三种基本逻辑运算。
A. 与门B. 或门C. 非门D. 与非门9． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
A. 或非门B. 与非门C. 异或门D. 同或门10．以下电路中可以实现线与功能的有（ ）。
A.与非门B.三态输出门C.传输门D.漏极开路门11．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
E )]E D (C C [AF ⋅++=E )E D (C C A F ⋅++=E)E D C C A (F ⋅++=E )(D A F ⋅++=E C CA．JK=00 B. JK=01 C. JK=10 D. JK=1112．设计一个四位二进制码的奇偶校验器，需要（）个异或门。
A．2 B. 3 C. 4 D. 513．相邻两组编码只有一位不同的编码是( )A．2421BCD码 B.8421BCD码 C.余3码 D.循环码14．下列电路中，不属于时序逻辑电路的是( )A．计数器 B.全加器 C.寄存器 D.RAM15．一个4位移位寄存器，现态为0111，经右移1位后其次态为( )A．0011或1011 B.1101或1110C.1011或1110D.0011或111116．为了将正弦信号转换成与之频率相同的脉冲信号，可采用( )A．多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器17．一个6位地址码、8位输出的ROM，其存储矩阵的容量为( )bit.A ．64×8 B.48 C.256 D.818．某8位DAC 2时，输出电压为( )A ．5.10V D.都不是19．PROM 是一种__________可编程逻辑器件。
2017年秋季福师《数字逻辑》在线作业二及答案
2017年秋季福师《数字逻辑》在线作业⼆及答案2017年秋季福师《数字逻辑》在线作业⼆及答案⼀、单选题（共 20 道试题，共 40 分。
）1. 逻辑变量的取值１和０不可以表⽰( ）.A. 开关的闭合、断开B. 电位的⾼、低C. 数量的多少D. 电流的有、满分：2 分2. ⼗进制数25⽤8421BCD码表⽰为( ）.A. 10 101B. 0010 0101C. 100101D. 10101满分：2 分3. 对于TTL与⾮门闲置输⼊端的处理，不可以（）.A. 接电源B. 通过电阻3kΩ接电源C. 接地D. 与有⽤输⼊端并联满分：2 分4. 欲设计0，1，2，3，4，5，6，7这⼏个数的计数器，如果设计合理，采⽤同步⼆进制计数器，最少应使⽤（）级触发器A. 2B. 3C. 4D. 8满分：2 分5. 若⼲个具有三态输出的电路输出端接到⼀点⼯作时，必须保证（）A. (A) 任何时候最多只能有⼀个电路处于三态，其余应处于⼯作态。
B. (B) 任何时候最多只能有⼀个电路处于⼯作态，其余应处于三态。
C. (C) 任何时候⾄少要有两个或三个以上电路处于⼯作态。
D. (D) 以上说法都不正确。
A. 8421BCD码B. 5421BCD码C. 余三码D. 2421码满分：2 分7. TTL电路在正逻辑系统中，以下各种输⼊中（）相当于输⼊逻辑“0”A. 悬空B. 通过电阻2.7kΩ接电源C. 通过电阻2.7kΩ接地D. 通过电阻510Ω接地满分：2 分8. ⼀个T触发器，在T=1时，来⼀个时钟脉冲后，则触发器( )。
A. 保持原态B. 置0C. 置1D. 翻转满分：2 分9. 组合逻辑电路消除竞争冒险的⽅法有（）A. 修改逻辑设计B. 在输出端接⼊缓冲电路C. 后级加缓冲电路D. 屏蔽输⼊信号的尖峰⼲扰满分：2 分10. 以下各电路中，（）可以产⽣脉冲定时器A. 多谐振荡器B. 单稳态触发器C. 施密特触发器D. ⽯英晶体多谐振荡器满分：2 分11. MOS集成电路采⽤的是（）控制，其功率损耗⽐较⼩A. 电压B. 电流C. 灌电流D. 拉电流12. 多谐振荡器可产⽣（）A. 正弦波B. 矩形脉冲C. 三⾓波D. 锯齿波满分：2 分13. ⼀个⽆符号8位数字量输⼊的DAC，其分辨率为（）位A. 1B. 3C. 4D. 8满分：2 分14. 是8421BCD码的是（）A. 1010B. 0101C. 1100D. 1111满分：2 分15. 若在编码器中有50个编码对象，则要求输出⼆进制代码位数为（）位A. 5B. 6C. 10D. 50满分：2 分16. ⼀块数据选择器有三个地址输⼊端，则它的数据输⼊端应有（）。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
数字逻辑设计复习题
数字逻辑设计复习题 一， 逻辑函数1. 化简下列逻辑函数(3)(4)（5）2. 试求F A B C AB BC AC ABC =+++++()之最小项表达式。
二，试列出下图所示电路的逻辑真值表，并写出F=f (A,B,C,D)的逻辑表达式。
三，试设计一个三输入量的组合电路，要求它的输出F 与ABC 间的关系符合图示波形的对应关系，并用与非门实现之。
C AB C B BC A AC F +++=）（1(2) F(A,B,C,D) = Σm (0,1,2,5,6,7,8,9,13,14)åå+=)15,14,13,12,11,10()8,7,6,5,4,2,0(),,,(d m D C B A FD A D C C B B A F +++=C A C B A BC A C AB F +++=A四，设计一个逻辑电路，当三个输入A,B,C中至少有两个为低时，该电路则输出为高。
要求：(1)建立真值表；(2)从真值表写出布尔表达式；(3)画出最简逻辑电路图。
五，有A、B、C、D四位委员表决提案，提案需四分之三多数赞成才能通过，其中A具有一票否决权。
试用8选1数据选择器设计该表决器。
六，如图所示逻辑电路，试根据输入波形画出其输出波形。
七，画出图示触发器在所示输入波形作用下的输出Q 及Q 波形。
D CP tCP D QS D R DR DS DQ八，图所示为由D触发器构成的同步计数器电路，试作出状态转移图、各触发器的驱动方程和状态方程，并说明其逻辑功能且能否自启动？九，分析下图所示同步计数电路，作出状态转移表和状态图， 并画出在时钟作用下各触发器输出的波形。
十，图是一种序列信号发生器，它由一个计数器和一个四选一数据选择器构成。
分析计数的工作原理，确定电路的模和状态转换关系，确定在计数器输出控制十一，分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？十二，已知状态图如下，求电路的状态方程，并说明是何种类型的时序电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 1 页
学 院 姓 名 学 号 任课教师 考场教室 座位号
……………………密…………封……………线……………以……………内……………答…………题……………无……………效…………………………
数字逻辑期 末考试 模拟 卷
考试科目： 数字逻辑设计 考试形式： 闭卷 考试日期： 年 月 日
成绩构成比例：平时 10 %， 期中 10 %， 实验 10 %， 期末 70 %
本试卷由 九 部分构成，共 页。
考试时长： 120 分钟 注：
一、单选题（每题2分，共10分）
1、已知[X]反= 1110，则[2X]补
=（ ）。
A 、1110
B 、1101
C 、1111
D 、1000
2、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表
B 、表达式
C 、逻辑图
D 、以上都具有
3、数字系统中，采用（ ）可以将减法运算转化为加法运算。
A 、原码
B 、ASCII 码
C 、补码
D 、BCD 码
4、在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A 、计数器
B 、数据选择器
C 、寄存器
D 、触发器 5、当用异或门逻辑器件实现逻辑非的功能时，异或门的两个输入端A 、B 应按（ ）连接。
A 、A 或
B 中一个接低电平 B 、A 或B 中一个接高电平
C 、A 和B 并接在在一起
D 、不能实现
二、填空题（每空2分，共210分）
1、利用逻辑代数的反演规则写出函数()F AB C D EF =++的反函数为（ ）。
第 2 页
2、二进制（1111）2对应数值，转换成8421BCD 码是（ ）。
3、最大长度移位寄存器型计数器的计数长度为（ ）。
4、在CP 为“1”期间，主从JK 触发器仅能翻转一次的现象称（ ）问题，为了解决这个问题，增强电路的可靠性，提出了边沿JK 触发器。
5、函数F AB A C =+可能会产生险象，可以通过增加冗余项（ ）的方法消除。
三、判断题（每题2分，共10分）
1、65进制的同步计数器至少有7个计数输出端。
（ ）
2、利用Verilog HDL 编程时，要时刻牢记Verilog 是硬件语言，但是可以不将Verilog HDL 语句与硬件电路对应起来。
（ ）
3、Verilog HDL 具有高级编程语言结构，例如条件语句、分支语句和循环语句。
（ ）
4、在always 块中生成的输出可以被描述成reg 型，也可以描述成wire 型。
（ ）
5、钟控RS 触发器解决了基本RS 触发器的空翻问题。
（ ）
三、化简题（共16分）
1、 用卡诺图法化简下面的逻辑函数为最简与或表达式（5分），并用最少的与非门实现
函数并写出表达式（2分），画出电路（允许反变量输入）（3分）。
(,,,)(4,1011,12)(5,6,7,8,13)F A B C D m d =+∑∑，
解：
第 3 页
学 院 姓 名 学 号 任课教师 考场教室 座位号
……………………密…………封……………线……………以……………内……………答…………题……………无……………效…………………………
评分细则：画出正确的卡诺图得3分，写出正确的逻辑函数表达式得2分，写出与非门实现的函数表达式2分，画出正确的由与非门构成的电路图得3分。
2、 用代数法化简下列函数为最简与或式。
(6分)
()()F D B C AD B BC D =++++
解：
评分细则：每个化简化简一步1分。
五、分析如下图所示的电路（74LS138是一个4选1数据选择器）。
（共10分） 1、写出电路的函数表达式（3分）； 2、列出真值表（4分）；
3、给出电路的功能描述（3分）。
解：
第 4 页
第 5 页
学 院 姓 名 学 号 任课教师 考场教室 座位号
……………………密…………封……………线……………以……………内……………答…………题……………无……
……………………
评分细则：得出正确的函数表达式得3分，画出真值表框架2分，写对真值表取值给2分，正确电路描述3分。
六、设12X X X =和12Y Y Y =是两个二进制正整数，设计一个判断X Y >的逻辑电路。
当X Y >时，输出F=1，否则F=0。
（共14分）
1、列出真值表（5分）；
2、根据真值表，画出输出函数的卡诺图，并写出函数表达式（4分）；
3、用Verilog HDL 语言实现电路（5分）。
解：
评分细则：写出正确的变量定义给2分，列出真值表给3分，画出输出函数的卡诺图给2分，写出输出函数表达式给2分，写出正确的Verilog HDL程序框架给2分，写出正确的Verilog HDL 程序描述给3分。
七、由两个触发器构成的电路如下图所示，设触发器Q端初始状态均为0，
试根据输入波形画出Q1和Q2的输出波形。
（共8分）
1、列出触发器的方程组（3分）；
2、画出Q1和Q2的波形（5分）。
X
第 6 页
第 7 页
学 院 姓 名 学 号 任课教师 考场教室 座位号
……………………密…………封……………线……………以……………内……………答…………题……………无……………效…………………………
1
Q 2
Q CP
X
解：
评分细则：写出正确的激励方程得1分，两个触发器的状态方程2分（每个1分），画出正确
的Q1波形图得2分； Q2的波形图得3分。
第 8 页
八、分析下面的同步时序电路。
（共10分） 1、列出方程组（3分）； 2、列出状态转换表（3分）； 3、画出状态转换图（2分）；
4、用文字说明电路的逻辑功能（2分）。
1
CP
Z
解：
第 9 页
学 院 姓 名 学 号 任课教师 考场教室 座位号 ……………………密…………封……………线……………以……………内……………答…………题……………无……………效…………………………
评分细则：方程组3分，状态转换表3分，状态图2分，电路描述2分。
九、用JK 触发器设计一个 “1010”串行序列检测器（可重叠），假设用“1”表示有效输出。
（共12分） 1、画出状态图（4分）； 2、列出状态转换真值表（3分）；
3、求出输出方程、状态方程和激励方程（3分）；
4、画出电路图（2分）。
解：
评分细则：画出正确的状态图得4分（其中每条边各0.5分），做出正确的状态转换真值表得3分，得出正确的方程组3分，画出正确的电路图2分。
第10 页。