第5章 存储器系统
合集下载
微机原理第五章 存储器
eg：要将6116SRAM放在8088CPU最低地址区域
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
微型计算机原理与组成-第5章 储存系统
· 读取CMOS-SRAM中的设备配置，确 定硬件运行环境。
· 系统引导、启动。
· 基本的输入输出控制程序。 · 存储一些重要的数据参数。 · 部分机器还含有硬化的部分操作系统。
ROM-BIOS一般为几十KB的容量，并 有逐渐加大的趋势，常为掩膜式ROM。 目前高档PC机已采用快速擦写存储器， 使ROM BIOS 的功能由软盘软件支撑升级。
5.4.5 页式虚拟存储器 页式虚拟存储器中的基本信息传送单 位为定长的页。
5.4.6 段页式虚拟存储器简介
段式虚拟存储器和页式虚拟存储器各有 其优缺点，段页式管理综合了两者的优点， 将存储空间仍按程序的逻辑模块分成段， 以保证每个模块的独立性及便于用户公用； 每段又分成若干个页。 页面大小与实存页相同，虚存和实存之 间的信息调度以页为基本传送单位。
2．CMOS-RAM 用于记录设备配置参数，如内存容量， 显示器类型，软硬磁盘类型及时钟信息等。 CMOS-RAM采用CMOS工艺制成，功耗很 少。
3．ROM-BIOS
ROM-BIOS用于存放基本的输入输出 系统程序，是操作系统驻留在内存中的最 基本部分，其主要用于以下几个方面。
· 开机后的自检。检测对象涉及计算机 系统的各主要功能部件包括CPU、ROM、 RAM、系统接口电路和键盘、软、硬磁 盘等外设。
5.1.1存储器的分类
1. 按存储介质分 按存储介质可以将存储器分为三种：半 导体存储器、磁表面存储器和光存储器。
2. 按存取方式分
按照存储器的存取可方式分为随机存取 （读写）存储器、只读存储器、顺序存取存 储器和直接存取存储器等。
第五章 存储器
5.1 概述
图5-2 多层存储系统与CPU的关系图
5.1 概述
5.1.4 存储器的主要技术指标 1．存储容量 一般情况下，存储容量越大，能存放的程序和数据越多，其解题能力也越强。 2．存取周期 存取周期又叫读写周期或访问周期，它是衡量主存储器工作速度的重要指标。 存储器从接受读/写命令信号开始，待信息读出或写入后，直到能接受下一条读/写命令为止所需 的全部时间为存取周期。即允许连续访问存储器的最短时间间隔。存储器的存取周期越短，其存取 速度就越快，反之就越慢。 在同一类型的存储器中，存取周期的长短与存储容量的大小有关，容量越大，存取周期越长。 同是半导体存储器，MOS工艺的存储器存取周期已达100毫微秒，而双极型工艺的存储器存取周期 则接近10毫微秒。 值得一提的是，尽管存储器的速度指标随着存储器件的发展得到了很大程度的提高，但仍跟不 上CPU处理指令和数据的速度，从CPU的角度来看，主存的周期时间变成了系统的瓶颈。为了能与 CPU在速度上相匹配，希望存取周期越短越好。
地址译码驱动电路： 地址译码驱动电路：接收来自CPU的N位地址，经译码后产生K（K=）个地址选择信号，实现对主存储 单元的选址。译码驱动电路实际包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换 成与之相对应的译码输出线上的高电平，以表示选中某一单元，并由驱动器提供驱动电流去驱动相 应的读写电路，完成对被选中单元的读写操作。
5.1 概述
5.1.3 存储系统 存储系统是指计算机中由存放程序和数据的各种存储设备、控制部件 及管理信息调度的设备（硬件）和算法（软件）所组成的系统。由于计算机 的主存储器不能同时满足速度快、容量大和成本低的要求，所以在计算机中 必须构建速度由慢到快、容量由大到小的多级层次存储器，以最优的控制调 度算法和合理的成本，构成具有性能可接受的多层存储系统。存储系统由高 速缓冲存储器、主存储器、辅助存储器三级存储器构成，它们的相对关系如 图5-2所示。
微机原理第5章存储器系统
71
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
3. 工作方式
数ห้องสมุดไป่ตู้读出 字节写入：每一次BUSY正脉冲写
编程写入
入一个字节
自动页写入：每一次BUSY正脉冲写
入一页（1~ 32字节）
字节擦除：一次擦除一个字节 擦除
片擦除：一次擦除整片
72
4. EEPROM的应用
可通过编写程序实现对芯片的读写； 每写入一个字节都需判断READY / BUSY
主存储器 虚拟存储系统
磁盘存储器
8
Cache存储系统
对程序员是透明的 目标：
提高存储速度
Cache
主存储器
9
虚拟存储系统
对应用程序员是透明的。 目标：
扩大存储容量
主存储器
磁盘存储器
10
3. 主要性能指标
存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关）
端的状态，仅当该端为高电平时才可写 入下一个字节。
P219例
73
四、闪速EEPROM
特点：
通过向内部控制寄存器写入命令的方法 来控制芯片的工作方式。
74
工作方式
数据读出
读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记
CAS：列地址选通信号。
地址总线上先送上行地址，后送上列地址，它们 分别在#RAS和#CAS有效期间被锁存在锁存器中。
WE：写允许信号
DIN： 数据输入
WE=0 WE=1
数据写入 数据读出
DOUT：数据输出
49
3. 2164在系统中的连接
与系统连接图
50
三、存储器扩展技术
51
1. 存储器扩展
1 A15 1 A14 1 A13
5.1-存储器分类
按在计算机中的作用分类 主存储器、辅助存储器、高速缓冲存储器
5.1 存储器分类
§5.1 存储器分类
第5章 存储器
5.1.1 内部存储器 5.1.2 外部存储器 5.1.3 存储器的性能指标
安徽理工大学
5.1 存储器分类
5.1.1 内部存储器
第5章 存储器
位于主机内部，简称内存或主存，存放系 统软件和正执行的程序和使用的数据， CPU可直接访问内存。
安徽理工大学
5.1 存储器分类
闪存用途:
第5章 存储器
▪ 取代EPROM和EEPROM，固化BIOS，并用在 打印机、条码阅读器、各种仪器和外设中。
▪ 制作USB闪存盘(U盘)，也称固态硬盘(Solid State Disk，SSD)，不用盘片和读写头，容量高达几百 GB，是大量应用的新型外存。
▪ 各类小型存储介质，如
➢ 不能二次编程，成本高。也称为一次性编 程ROM（One Time Programmable ROM， OTPROM），用于大批量生产。
安徽理工大学
5.1 存储器分类
第5章 存储器
3）EPROM，可擦除可编程ROM
Erasable Programmable ROM
➢ 它广泛用于微机化仪器设计， 可用编程器写入调试好的程 序和数据，并能长期保存。
1）SRAM（Static RAM，静态RAM）
➢ 用两个双极型晶体管或基于6个MOS场效应 管的双稳态电路构成基本存储单元，电路结 构复杂，集成度较低，功耗也大，但存取速 度很快，访问时间可小于10ns。
➢ 不适合做容量很大的内存，主要用作高速缓 存（Cache），并用于网络服务器、路由器 和交换机等高速网络设施上。
➢ SATA II和SATA III是最新硬盘接口，目前广泛应用。 SATA II外部传输率300MB/s，SATA III目标600MB/s。 不过，硬盘本身速度远跟不上接口标准所指定的外部传 输速率目标。
5.1 存储器分类
§5.1 存储器分类
第5章 存储器
5.1.1 内部存储器 5.1.2 外部存储器 5.1.3 存储器的性能指标
安徽理工大学
5.1 存储器分类
5.1.1 内部存储器
第5章 存储器
位于主机内部，简称内存或主存，存放系 统软件和正执行的程序和使用的数据， CPU可直接访问内存。
安徽理工大学
5.1 存储器分类
闪存用途:
第5章 存储器
▪ 取代EPROM和EEPROM，固化BIOS，并用在 打印机、条码阅读器、各种仪器和外设中。
▪ 制作USB闪存盘(U盘)，也称固态硬盘(Solid State Disk，SSD)，不用盘片和读写头，容量高达几百 GB，是大量应用的新型外存。
▪ 各类小型存储介质，如
➢ 不能二次编程，成本高。也称为一次性编 程ROM（One Time Programmable ROM， OTPROM），用于大批量生产。
安徽理工大学
5.1 存储器分类
第5章 存储器
3）EPROM，可擦除可编程ROM
Erasable Programmable ROM
➢ 它广泛用于微机化仪器设计， 可用编程器写入调试好的程 序和数据，并能长期保存。
1）SRAM（Static RAM，静态RAM）
➢ 用两个双极型晶体管或基于6个MOS场效应 管的双稳态电路构成基本存储单元，电路结 构复杂，集成度较低，功耗也大，但存取速 度很快，访问时间可小于10ns。
➢ 不适合做容量很大的内存，主要用作高速缓 存（Cache），并用于网络服务器、路由器 和交换机等高速网络设施上。
➢ SATA II和SATA III是最新硬盘接口，目前广泛应用。 SATA II外部传输率300MB/s，SATA III目标600MB/s。 不过，硬盘本身速度远跟不上接口标准所指定的外部传 输速率目标。
微机原理和接口技术-5-2 存储系统
0110000000000000 1111111111111111
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
存储器系统设计
8 P2 8031 1Q~8Q A0~A7 A8~A14 27256 Q0~Q8 8
ALE
CE
OE
A0~A7 A8~A14 62256 D0~D7
CE
OE
G 373 1D~8D 8
P0
PSEN
WR
RD
系统的EPROM(27256)0000~7FFFH(管理仿真系统的程序)，系统的仿 真ROM和数据存储器为8000~FFFFH。当执行系统的管理程序时， 27256有效（尽管有效 PSEN ，但地址不对），62256无效，当执行自己 编的仿真程序时，系统转向62256中执行你输入的程序，当遇到MOVX
ALE
8
2764
2764
2764
P0
PSEN
P2.6 0 0 1 P2.5 0 1 0 /Y0 /Y1 /Y2 0 1 1 0000-1FFFH (8000H-9FFFH) 括号内 1 0 1 2000-3FFFH(A000H-BFFFH) 为重叠 1 1 0 4000-5FFFFH(C000H-DFFFH) 区！
74LS138的真值表
输出有效时，只有一个为低电平，其余为高电平，故用其来接被选的芯片时， 只有一个被选中。保持芯片之间地址的不重叠。（74LS139的介绍见书P158）
5.2.3 程序存储器扩展设计
(1)扩展16KB EPROM(线选法用单片机地址总线高位地址作为选择某 一存贮器的片选信号)。
;将最后一个字节数据取出 ;原始数据比较，陷入死循环！ ;最高位不同，再查！
地址 输出
指令 输入
PCL 输出
指令 输入
PCL 输出
P2口输出程序存储器的高8位地址PCH(A15~A8)，具有锁存功能。 P0口地址/数据复用线，在ALE上升为高电平时，P0口输出程序存储 器的低8位地址(A7~A0)，在ALE的下降沿，把A7~A0锁存到外部地 址锁存器中，得到地址信号，接着，P0口由输出变为输入，高8位地 址不变(低8位已锁存)，故已选定外部ROM的某一个地址，随即 PSEN 低电平有效，外部ROM通，对应地址单元中的指令字节出现在数据 总线上供CPU读取。
ALE
CE
OE
A0~A7 A8~A14 62256 D0~D7
CE
OE
G 373 1D~8D 8
P0
PSEN
WR
RD
系统的EPROM(27256)0000~7FFFH(管理仿真系统的程序)，系统的仿 真ROM和数据存储器为8000~FFFFH。当执行系统的管理程序时， 27256有效（尽管有效 PSEN ，但地址不对），62256无效，当执行自己 编的仿真程序时，系统转向62256中执行你输入的程序，当遇到MOVX
ALE
8
2764
2764
2764
P0
PSEN
P2.6 0 0 1 P2.5 0 1 0 /Y0 /Y1 /Y2 0 1 1 0000-1FFFH (8000H-9FFFH) 括号内 1 0 1 2000-3FFFH(A000H-BFFFH) 为重叠 1 1 0 4000-5FFFFH(C000H-DFFFH) 区！
74LS138的真值表
输出有效时，只有一个为低电平，其余为高电平，故用其来接被选的芯片时， 只有一个被选中。保持芯片之间地址的不重叠。（74LS139的介绍见书P158）
5.2.3 程序存储器扩展设计
(1)扩展16KB EPROM(线选法用单片机地址总线高位地址作为选择某 一存贮器的片选信号)。
;将最后一个字节数据取出 ;原始数据比较，陷入死循环！ ;最高位不同，再查！
地址 输出
指令 输入
PCL 输出
指令 输入
PCL 输出
P2口输出程序存储器的高8位地址PCH(A15~A8)，具有锁存功能。 P0口地址/数据复用线，在ALE上升为高电平时，P0口输出程序存储 器的低8位地址(A7~A0)，在ALE的下降沿，把A7~A0锁存到外部地 址锁存器中，得到地址信号，接着，P0口由输出变为输入，高8位地 址不变(低8位已锁存)，故已选定外部ROM的某一个地址，随即 PSEN 低电平有效，外部ROM通，对应地址单元中的指令字节出现在数据 总线上供CPU读取。
第五章存储器
②读写方式 RAM：随机存取存储器 ROM：只读存储器
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
上午3时16分
9
第五章 存储器
③读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。
上午3时16分
29
第五章 存储器
⑶异步式 • 以上两种方式的结合，在2ms的时间内，把存储单元分散地
刷新一遍。
上例： 32×32阵，2ms/32=62.5 μs(每行刷新的平均间隔)
特点：折中，使用较多
另外，异步刷新方式还可以采取不定期刷新方式，可以在主机 不访存的时间内刷新，这种方式取消了机器的死区，但刷 新控制线路极其复杂。
上午3时16分
4
第五章 存储器
２、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） • 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） • 存储器从接受读/写命令信号始，将信息读出或写入后，到
接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ • 因为对任何一种存储器，在读写操作之后，总要有一段恢
②写入态
• V字=1 ，使T3T4都导通
写1：VD=1,
V D
＝0，VA＝1,
VB＝0
T1截止，T2导通
D
写0：VD=0,
V D
＝1，VA＝0, VB＝
1
T1导通，T2截止
上午3时16分
D w
16
第五章 存储器
③读出态
V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
③I/O数据缓冲器 ④ 构成CMOS电路，保存系统当前设置的各种参数。但需要 有后备电源及掉电保护电路的支持。
•RAM的分类 ：
SRAM(静态RAM)：双稳态电路为基础,状态稳定 价格较贵，用于高速缓存。 DRAM(动态RAM)：电路简单，集成度高，功耗小 电容放电而丢失信息，所以需定时刷新。 NVRAM(非易失性RAM)：由SRAM和E2PROM共同构成. 正常时为SRAM; 信息
2.常用的SRAM芯片： •21系列：2114（1K*4），6116（2K*8），6264 （8K*8） ， 62256(32K*8), •43系列：4361(64k*1) , 4363(16k*4) , 4364(8k*8) , 43254(64k*4), 43256A(32k*8) , 431000A(128k*8)
2.由片选信号的产生电路图确定芯片地址的范围
例1、EPROM芯片2764A，实模式下设片选信号的产生电路如下： A0-A12 8K*8 MRDC A19 A18 … A13 D0-D7 A0-A12 D0—D7 OE CE
…
&
芯片地址范围如下：FE000H-FFFFFH
•若片选信号产生电路如下：
A19 A18 … A13 则芯片地址范围如下：7E000H---7FFFFH •此片选信号采用的是全译码方式：即高位地址全部参与译码。 CE
A7 A6 A5 A4 A3 A2
3 4 5 6 7 8 9 10
26 25 22 21 20 19 18 17 16 15
片选信号 输出允许端
数据线 8位 D0—D7
A1 A0
D0
D1 D2 GND
11
12 13 14
Intel2764A的芯片引脚和功能框图（8K*8）
1 1 1 1
1 1 1 1
1 1 1 1 1
1 1 1 1 1
0 0 0
1 1 1
0-0
1-1
FF800HFFFFFH
3.采用译码器产生片选信号：
例1：用74LS138译码器做片选信号产生电路 （以2764A---8K*8为例） •地址范围如下 B0000H-B1FFFH A0-A12 D0-D7
2.以2164A为例： Din WE RAS A0-A7 3.常用的DRAM有： 2116（16K*1），2164A（64K*1），21256（256K*1），21464 （64K*4), 421000（1M*1），424256（256*4），44100（4M*1） 44400（1M*4），44160（256*16），416800（8M*2） 416400（4M*4），416160（1M*16） •地址线：A0—A7（分时复用） •数据线：Din, Dout CAS 2164 Dout •控制线：RAS 行地址锁存信号 CAS 列地址锁存信号 WE 写允许信号
2KB （3） CS
2KB （4） CS
2KB 片2： （5） E800H-EFFFH CS 片3：
D800H-DFFFH 片4： B800H-BFFFH 片5：
注意：寻址时高位地址应只有一位有效
7800H-7FFFH
•局部译码法
局部译码法是对高位地址总线中的一部分(而不是全部)进行译码， 以产生各存储器芯片的片选控制信号。
直接在机内进行，故方便灵活。 ⑤ FLASH(闪存): 也是一种电擦写型ROM。 区别：EEPROM是按字节擦写，速度慢，而闪存 是按块擦写，速度快。
2.随机存取存储器RAM(Random Access Memory)
RAM中的信息不能长期保存,一旦停电时，所存信息会丢失。 RAM作用： ① 正在执行的程序和数据，中间运算结果和I/O数据等。 ②作堆栈(Stack)
CE2
二、随机存储器RAM （Random Access Memomy)
• • 6个MOS管组成的RS触发器，信息能够有效保存 静态RAM（SRAM）的方框图（以6116《2K*8》为例） •WE：写允许输入信号 SRAM D0—D7
A0—A10 CS OE WE 工作原理 0 0 CS 0 1 WE
•EPROM的扩充：
◇字长的扩充：字长宽度不够时（8位—32位）
D0-D7
D8-D15
D16-D23
D24-D31
2764（0）
2764（1）
2764（2）
2764（3）
A0—A12 CE OE
◇容量的扩充：字节容量不够时（8K*8---16K*8）
A0—A12
2764 （1）
D0—D7
OE
CE1 2764 （2）
3.利用6116扩充为32位SRAM（2K*8---2K*32） 2K*32
D0-D7
6116（0）
D8-D15
6116（1）
D16-D23
6116（2）
D24-D31
6116（3）
A0—A10
CS
OE 到29 WE0 WE1 WE2 WE3
三、动态RAM (Dynamic RAM)
1.特点：集成度高，成本低，需动态刷新。
为0，允许写操作
为1，只允许读操作 1 1 1 0 1 0
＆
1 0 OE
写使能信号 CPU (SRAM) 10 ＆ 读使能信号 CPU (SRAM)
01
1.以Intel 6116为例，描述SRAM的工作过程 • 读出：CS=0，OE=0，WE=1，数据送到D7~D0后输出到CPU。 • 写入时，CS=WE=0，OE=1，数据D7~D0写入存储单元中。 • CS=1，输入/输出三态门高阻，存储芯片与系统总线被隔离。
线选法、局部译码法 和全译码法三种。
• 线选法:用于扩展量不大
线选法除将低位地址线直接接片内地址外，将余下的高位 地址线，分别作为各个存储器芯片的片选控制信号。
例如： A0—A10
地址分配如下：
片1： F000H-F7FFH
2KB （1） CS
A11 A12 A13 A14 A15
2KB （2） CS
地址线 A0-A7
数据线 ROM D0-D7
控制线
CE OE
1. Intel2764A的芯片 编程电压：编程时 为12.5V，平时为 （8K*8） 5V 地址线： 1 A0--A12 V 28 A 2 27 213=8K
PP 12
编程位：低电平脉 冲保留一定时间， 则可编程写入
VCC
PGM
N、C A8 A9 A10 A11 CE OE D7 D6 D5 D4 D3
片选信号由RAS兼任
4. DRAM芯片2164A的容量为64K×1位，8片2164A构成 64KB的存储器。
2164 （1） 数据线
A0—A7
RAS CAS WE
Din0—7 Dout0--7
2164 （8）
…
四、存储器片选信号及存储器芯片地址范围的确定
1.存储器片选信号与地址范围的关系 片选信号决定了存储器芯片的高位地址。
加倍提高SDRAM的速度，
是目前作为内存的首选产品。 内存条: 单列直插存储模块SIMM（Single In－Line Memory Module） 双列直插存储模块DIMM（Dual In－Line Memory Module）
•高速RAM
•DDR3有望未来二年成为计算机主流存储芯片
•DDR3相比起DDR2有更低的工作电压， 从DDR2的 1.8V降落到1.5V，性能更好更为省电； •DDR2的4bit预读升级为8bit预读，DDR3目前最高能 够可以达到1600Mhz的速度； •目前最为快速的DDR2内存速度已经提升到 800Mhz/1066Mhz的速度； •首批DDR3内存模组将会从1333Mhz的起跳。在 Compute大展已经可以看到多个内存厂商展出 1333Mhz的DDR3模组了。
位扩展: 增加存储器字长(数据位数） 字扩展: 增加存储器字的数量
字和位扩展:位扩展和字扩展的组合
1.字长的扩展：
8位—16位—32位…. ◇扩展方法： 地址线全部连在一起，片选及控制信号全部连在一起，片0对
应数据线D0—D7，片1对应D8—D15，以此类推即可。
返回
2.容量的扩展： ◇例如用2片6116（2K*8）扩展为4K*8的存储器 ◇片选信号的产生方法
RAM
SRAM：静态RAM DRAM：动态RAM
1.只读存储器ROM
定义：只能读出，不能写入，断开电源后，信息不会消失。 作用：存放固定的程序，如微机的监控程序、编译程序、系 统软件以及常数、表格等。 ①掩模ROM：掩模技术制作，封装后不能改写。
② PROM(可编程)：可由用户一次性编程写入，写入后 不能改写。 ③EPROM(紫外线可擦PROM)：用户可多次改写内容，紫 外线照射约半小时，所有存储位置位 ④ E2PROM (电可擦PROM)：字节为单位多次用电擦除并可
•以EPROM芯片Intel2764A为例：
•地址线：A0—A12， （8K*8）
Vpp
Vcc
PGM
•数据线：D0—D7
•OE：输出允许 有效，数据输出 否则，输出禁止
A0-A12
Intel2764A
D0-D7
OE
•CE：片选信号
GND
CE
有效，地址信号有效
否则，未选中芯片
•PGM：编程位，低电平脉冲保留一定时间，则可编程写入。
一、分类
•微机系统的存储器可分为四级： ◇内部寄存器组 ◇高速缓冲器 ◇内存储器 （主存） ◇ 外存储器（辅存） •内存储器分类： ◇程序存储器 ◇数据存储器 • 按读写方式分： ◇只读存储器 ROM
◇随机存取存储器RAM
ROM
掩模ROM PROM：编程ROM EPROM：可擦（紫外线）写ROM EEPROM：电擦写ROM （按字节） Flash：电擦写ROM （按块）