数字电路基础5
《数字电路》实验讲义
一、实验目的
1．掌握寄存器的工作原理、逻辑功能及应用；
2．掌握异步计数器的工作原理及输出波形；
3．掌握中规模集成电路计数器接成任意进制计数器的方法
二、实验设备及器件
1．SAC-DS数字逻辑实验箱一台；
⑶用一片74LS153和一片74LS00接成一位全加器
⑷设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。
以上四个小设计任做一个，多做不限。
实验三触发器及触发器之间的转换
一、实验目的
1．掌握D触发器和JK触发器的逻辑功能及触发方式；
输入
输出
A
B
C
D
Y
0
0
0
0
1
0
0
0
1
1
0
0
1
1
1
0
1
1
1
1
1
1
1
1
0
4.异或门逻辑功能的测试
⑴按图1-4接好电路。
⑵按表1-4的要求测试，将结果填入表1-4中。
输入
输出
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
5.设计实验
⑴用一片74LS00实现Y = A+B的逻辑功能；
⑵用一片74LS86设计一个四位奇偶校验电路；
以上两个小设计必做一个，多做不限。
四、思考题
1.与非门一个输入端接连续脉冲，其余端是何状态时允许脉冲通过，是何状态时禁止脉冲通过？
2.为什么异或门又称为可控反相门？
数电知识点
数电知识点数字电路知识点一：数字电路的概念与分类•数字电路：用离散的电信号表示各种信息，通过逻辑门的开关行为进行逻辑运算和信号处理的电路。
•数字电路的分类：1.组合逻辑电路：根据输入信号的组合，通过逻辑门进行转换得到输出信号。
2.时序逻辑电路：除了根据输入信号的组合，还根据时钟信号的变化进行状态的存储和更新。
知识点二：数字电路的逻辑门•逻辑门：由晶体管等元器件组成的能实现逻辑运算的电路。
•逻辑门的种类：1.与门（AND gate）：输出为输入信号的逻辑乘积。
2.或门（OR gate）：输出为输入信号的逻辑和。
3.非门（NOT gate）：输出为输入信号的逻辑反。
4.与非门（NAND gate）：输出为与门输出的逻辑反。
5.或非门（NOR gate）：输出为或门输出的逻辑反。
6.异或门（XOR gate）：输出为输入信号的逻辑异或。
7.同或门（XNOR gate）：输出为异或门输出的逻辑反。
知识点三：数字电路的布尔代数•布尔代数：逻辑运算的数学表达方式，适用于数字电路的设计和分析。
•基本运算：1.与运算（AND）：逻辑乘积，用符号“∙”表示。
2.或运算（OR）：逻辑和，用符号“+”表示。
3.非运算（NOT）：逻辑反，用符号“’”表示。
•定律：1.与非定律（德摩根定理）：a∙b = (a’+b’)‘，a+b =(a’∙b’)’2.同一律：a∙1 = a，a+0 = a3.零律：a∙0 = 0，a+1 = 14.吸收律：a+a∙b = a，a∙(a+b) = a5.分配律：a∙(b+c) = a∙b+a∙c，a+(b∙c) = (a+b)∙(a+c)知识点四：数字电路的设计方法•数字电路设计的基本步骤：1.确定输入和输出信号的逻辑关系。
2.根据逻辑关系，使用布尔代数推导出逻辑表达式。
3.根据逻辑表达式，使用逻辑门进行电路设计。
4.进行电路的逻辑仿真和验证。
5.实施电路的物理布局和连接。
知识点五：数字电路的应用•数字电路的应用领域：1.计算机：CPU、内存、硬盘等。
数字电路ppt课件
主要的工具是逻辑代数，电路的功能用真值表、
逻辑表达式及波形图表示。
3
模拟电路研究的问题
基本电路元件: 基本模拟电路:
•晶体三极管 •场效应管 •集成运算放大器
• 信号放大及运算 (信号放大、功率放大） • 信号处理（采样保持、电压比较、有源滤波） • 信号发生（正弦波发生器、三角波发生器、…）
4
数字电路研究的问题
长中含反， 去掉反。
A B(A A) A B
例如：A ABC DE A BC DE
被吸收
32
3.混合变量的吸收： AB AC BC AB AC
证明： AB AC BC
1
AB AC (A A)BC
正负相对， 余全完。
AB AC ABC ABC AB AC
BA BD BC
38
吸收
例如： AB AC BCD AB AC BC BCD AB AC BC AB AC
33
五、摩根定理
AB AB AB AB
还有更多变量
可以用列真值表的方法证明：
A
B A•B A • B A
B AB
00 01
1
11
01 01
1
01
10 01
0
11
11 10
0
00
34
反演定理：将函数式 F 中所有的
C
开关断为逻辑“0”
E
F
灯亮为逻辑“1”
灯灭为逻辑“0”
20
E
真值表 AB 00 00 01 01 10 10 11 11
A B C
CF 00 11 01 11 01 11 01 11
真值表特点： 任1 则1, 全0则0。
阎石《数字电子技术基础》(第5版)(名校考研真题 时序逻辑电路)【圣才出品】
第6章 时序逻辑电路一、选择题1．一个六位二进制减法计数器，初始状态为000000，问经过203个输入脉冲后，此计数器的状态为（）。
[电子科技大学2008研]A．110011B．110101C．111000D．110110【答案】B【解析】六位减法器的计数周期为；203%64＝11，即从000000经过11个6264计数周期，输出状态变为110101。
2．为了把串行输入的数据转换为并行输出的数据，可以使用（）。
[北京科技大学2010研]A．寄存器B．移位寄存器C．计数器D．存储器【答案】B【解析】移位寄存器能能够串行输入串行输出，并行输入并行输出，串行输入并行输出。
3．一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
[北京邮电大学2010研]A ．1110B ．1111C ．1101D ．1100【答案】C【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历4个时钟脉冲，即100个时钟脉冲时，计数为1001＋0100（4）＝11014．某计数器的状态转换图如下图所示，该计数器的模为（ ）。
[电子科技大学2010研]A ．三B ．四C ．五D ．八图6-1【答案】C【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题1．8级扭环计数器的状态转换圈中，无效状态有______个。
[电子科技大学2008研]【答案】240【解析】n 级扭环计数器的无效状态共有：个。
22n n 2．用移位寄存器产生1101010序列，至少需要______位的移位寄存器。
[电子科技大学2010研]【答案】6【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存器在传输过程中数据是一次传递的，所以需要至少6位移位寄存器。
表6-13．一个三级环形计数器的初始状态是Q2Q1Q0＝001（Q2为高位），则经过40个时钟周期后的状态Q2Q1Q0＝______。
数字电路基础
返回
与逻辑
当决定一事件结果的所有条件都满足 时，结果才会发生，这种条件和结果之 间的关系称为与逻辑关系。
如图所示电路，只有当S1、S2都闭合时，灯才会亮，
若有一个开关不闭合，灯就不会亮。
S1
E
S2
EL
返回
与门电路
用二极管组成的与门电路：
A B
+12V VD1 3.9KΩ L
与门电路的符号：
A B & L
返回
或门电路
二极管组成的或门电路： 或门电路的符号： A B ≥1
A B L
3.9KΩ
-12V
L
VA
VB
VD1 导通
VD2 导通
VL 0V
0V 0V
截止 优先导通 3V 或门电 0V 3V 路的输 3V 0V 优先导通 3V 截止 入与输 3V 3V 3V 导通 导通 出关系
返回
由上表可知，只要有一个输入端为高电平时，输出就 是高电平，只有当输入全为低返回
应用举例
A 1 L 门关 闭 A
L=A
门打 开
L
返回
定义：
与门、或门和非门是基本 门电路，我们常把他们组 合起来，成为与非门电路、 或非门电路、与或非门电 路和异或门电路等，称为 复合逻辑门电路。
复 合 逻 辑 门 电 路
返回
一个与门和一个非门连接起来， 便组成一个与非门电路。
与非 门电 路
“有0出0，全1出1 ”，这样的关系就是与逻辑关系。 逻辑表达式：
L=A B 或 L=AB
运算规则： 0 • 0=0 0 • 1=0 1 • 0=0 1 • 1=1
与门电路的真值表
A 0 0 1 1
数字电路与逻辑设计第5章时序逻辑电路
图5-1时序逻辑电路的组成框图
根据图5-1，可以列出以下3个逻辑 方程组：
（5-1） （5-2） （5-3）
其中，式（5-1）称为输出方程，式 （5-2）称为驱动方程（或激励方程）， 式（5-3）称为状态方程。
qn1,qn2,…,qnj表示存储电路每个触发 器的初态，qn+11，qn+12,…，qn+1j表示存 储电路每个触发器的次态。
表5-2 74LS175的状态转换表
图5-7 74LS175的引脚排列图
5.3.2移位寄存器
在数字电路系统中，由于运算的需 要，常常要求输入寄存器的数码能逐位 移动，这种具有移位功能的寄存器，称 为移位寄存器。
移位寄存器的逻辑功能和电路结构 形式较多。
根据移位方向可分为单向移位寄存 器和双向移位寄存器两种；根据接收数 据的方式可分为串行输入和并行输入两 种；根据输出方式可分为串行输出和并 行输出。
所谓串行输入，是指将数码从一个 输入端逐位输入到寄存器中，而串行输 出是指数码在末位输出端逐位出现。
1.单向移位寄存器
单向移位寄存器，是指数码仅能作 单一方向移动的寄存器。可分为左移寄 存器和右移寄存器。如图5-8所示是由D 触发器组成的4位串行输入、串并行输出 的左移寄存器。
图5-8 4位左移寄存器
分析同步时逻辑电路的一般步骤如 下。
（1）写出存储电路中每个触发器的驱 动方程； （2）将驱动方程分别代入各触发器的 特性方程，得出每个触发器的状态方 程； （3）根据逻辑电路写出输出方程。
5.2.2时序逻辑电路的一般分析方法
实际上，从驱动方程、状态方程和 输出方程这3个方程中，还不能对时序逻 辑电路的逻辑功能有一个完全的了解， 还需要通过另外一些更直观的方法来分 析和描述时序逻辑电路的逻辑功能。这 里主要介绍3种比较重要而且常用的方法 ，分别是状态转移表、状态转移图、时 序图。
数字电子技术 第5章 时序逻辑电路的分析
40
5.8异步计数器
1.异步计数器的概念：异步计数器中的 触发器不会同时改变状态，因为它们没 有共同的时钟脉冲
41
2. 三位异步二进制计数器
42
波形图
Q0:2分频 Q1:4分频 Q2:8分频
Q0 Q1’ Q2
43
3.四位异步十进制计数器
1 CP 2 3 4 5 6 7 8 9 10
起译码 作用
电路分析： Di输入的数据，在cp 上升沿作用下,逐位 向左移动，经过4个 脉冲，将把输入的第 1个数传送到输出D0。
电压波形
34
5.5.MSI移位寄存器
M=0 M=1
串行输出
74LS95右移 移位寄存器
并 行 输 出
(1)电路形式：电路接成串行移位右移，并行输入，并行输出。 (2)工作原理：当方式控制M=1时，允许数据以并行方式输入，在cp2作用下，并 行存入J-K FF，并以并行方式输出Data.Q0~Q3。当M=0时，并行输入被禁止， 允许串行输入到J-K FF，在cp1作用下逐位右移。
1
1
1
1
4位异步二进制计数器(74LS93)
电路特点： 74LS93是一个MSI.模2×8进制计数器。从电路形式上看，第1 个FF为2进制，第2~4个FF是8进制计数器。采用两个时钟脉冲 CPA，CPB，有2个复位输入端，为方便灵活使用。
46
74LS93应用
用74LS93构成模16计数器。 将QA(第一级FF输出)作为CPB 使用，成为模16计数器。
(4)将驱动方程分别代入J-K FF的特性方程：
001 000 (2)时序电路的输出为Q3Q2Q1
(3)各FF的驱动方程： J1=Q3 K1=1 J2=1 K2=1 J3=Q2Q1 K3=1
数字电子技术第5章
（4）逻辑功能分析：当Q1Q0=11时，输出Z=1；当取 其它值时，输出Z=0；在一个循环过程中，Z=1只出现一次， 故为进位输出信号。所以，此电路是带进位输出的同步4 进制加法计数器电路。
EXIT EXIT
第5章 时序逻辑电路
分析举例
【例5.1.2】图所示电路是异步时序逻辑电路的逻辑图， 试分析它的逻辑功能。
3. 求出对应状态值
设电路初始状态为 Q3Q2Q1 Q0 =0000 当某触发器时钟 条件满足时，计算 其状态方程的值； 触发器时钟没有到 来时，则不用计算 其状态方程的值， 保持原有状态。
演 示 文 稿 Presentation
0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
EXIT EXIT
第5章 时序逻辑电路
画状态图和时序图
演 示 文 稿 Presentation
随着CP脉冲的递 1010至1111在 增，不论从电路输 计数循环外， 出的哪一个状态开 但可以进入计 始，触发器输出的 数循环，称为 变化都会进入同一 自启动 个循环过程
（4）逻辑功能分析：由状态图和时序图 可知，该电路是十进制计数器，或10分频器。
EXIT EXIT
第5章 时序逻辑电路
5.1.2 时序逻辑电路的分析方法
演 示 文 稿 Presentation
基本步骤：
1. 根据给定的电路，写出它的输出方程和驱动方程，并求 状态方程。 时序电路的输出逻辑表达式。 2. 列状态转换真值表。 各触发器输入信号的逻辑表达式。 将驱动方程代入相应触发器的特性方程中所得到的方程 3. 分析逻辑功能。 简称状态转换表，是反映电路状态转换的规律与条件的表格。 方法：将电路现态的各种取值代入状态方程和输 出方程进行计算，求出相应的次态和输出，从而列出 4. 根据状态转换真值表来说明电路逻辑功能。 画状态转换图和时序图。 状态转换表。 如现态起始值已给定，则从给定值开始计算。如 用圆圈及其内的标注表示电路的所有稳态， 没有给定，则可设定一个现态起始值依次进行计算。 在时钟脉冲 CP作用下，各触发器状态变化的波形图。 用箭头表示状态转换的方向，箭头旁的标注表示 状态转换的条件，从而得到的状态转换示意图。 EXIT EXIT
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 5章 时序逻辑电路 1、 目的要求
1、理解时序逻辑电路的结构和特点。 2、掌握时序逻辑电路的分析方法。 3、理解同步计数器和异步计数器的工作原理。 4、掌握用集成计数器构成任意进制计数器的方法。 5、掌握寄存器的工作原理及运用。
2、 主要内容 1、时序逻辑电路的结构和特点。 2、时序逻辑电路的分析方法。 3、同步计数器和异步计数器的工作原理。 4、用集成计数器构成任意进制计数器。 5、寄存器的工作原理及运用。
3、 重点、难点 1、时序逻辑电路的分析。 2、用集成计数器构成任意进制计数器。
4、 学时数：12学时 5.1 概述 组合逻辑电路基本单元是门电路，没有记忆功能； 时序逻辑电路基本单元是触发器，有记忆功能。 时序电路结构框图如图5.1所示。 图5.1 时序逻辑电路结构方框图 时序逻辑电路由组合电路和存储电路两部分构成。 按触发脉冲输入方式的不同， 时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而在异步时序电路中，各触发器状态的变化不受同一个时钟脉冲控制。 5.1.1 时序电路的分析方法 分析时序电路的目的是确定已知电路的逻辑功能和工作特点。具体步骤如下： (1) 写相关方程式——时钟方程、驱动方程和输出方程。 (2) 求各个触发器的状态方程。 (3) 求出对应状态值——列状态表、画状态图和时序图。 (4) 归纳上述分析结果， 确定时序电路的功能。 5.1.2 时序电路分析举例 例 1 分析如图5.2 所示的时序电路的逻辑功能。 解: (1) 写相关方程式。 ① 时钟方程 CPCPCP10
② 驱动方程
100KJ 图5.2 时序电路
nQKJ011
③ 输出方程
01QQZ (2) 求各个触发器的状态方程。 J K触发器特性方程为 nnnQKQJQ1 将对应驱动方程分别代入特性方程，进行化简变换可得状态方程： nnQQ010 nnnnnQQQQQ101011
Q1J1F1CK1Q0J0
F0
CK0
CP
&Z(3) 求出对应状态值。 ① 列状态表：列出电路输入信号和触发器原态的所有取值组合，代入相应的状态方程，求得相应的触发器次态及输出，列表得到状态表5.1。 ② 画状态图如图5.3（a）所示，画时序图如图5.3（b）所示。 表5.1 状 态 表
图5.3 时序电路对应图形 (a) 状态图； (b) 时序图 (4) 归纳上述分析结果， 确定该时序电路的逻辑功能。 综上所述，此电路是带进位输出的同步四进制加法计数器电路。 N进制计数器同时也是一个N分频器。 【思考题】 1. 时序电路与组合电路相比较， 有什么相同点和不同点？ 2. 分析时序电路的基本步骤是什么？ 5.2 同 步 计 数 器
计数器是用来实现累计电路输入CP脉冲个数功能的时序电路。 在计数功能的基础上，计数器还可以实现计时、定时、分频和自动控制等功能，应用十分广泛。 计数器按照CP脉冲的输入方式可分为同步计数器和异步计数器。 计数器按照计数规律可分为加法计数器、 减法计数器和可逆计数器。 计数器按照计数的进制可分为二进制计数器（N=2n）和非二进制计数器（N≠2n），其中, N代表计数器的进制数，n代表计数器中触发器的个数。
nQ1 nQ0 11nQ
10n
Q Z
0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 1 1 0 0 0
Q1Q0
(a)
(b)CPQ0
Q1
Z
0 01 10 11 05.2.1 同步计数器 1. 同步二进制计数器 同步二进制计数器电路如图5.4所示。
图5.4 同步二进制计数器 分析过程： (1) 写相关方程式。 时钟方程 CPCPCPCP210
驱动方程：
100KJ nQKJ011 nnQQKJ0122 (2)求各个触发器的状态方程。 JK触发器特性方程为 nnnQKQJQ1 将对应驱动方程式分别代入JK触发器特性方程式，进行化简变换可得状态方程： nnQQ010 nnnnnQQQQQ010111 nnnnnnnnQQQQQQQQ021201211 (3) 求出对应状态值。 列状态表如表5.2所示。 画状态图如图5.5（a）所示， 画时序图如图5.5（b）所示。 表5.2 状 态 表 图 5.5 同步计数器状态图 (a) 状态图； (b) 时序图 2. 同步二进制计数器的连接规律和特点 同步二进制计数器—般由JK触发器和门电路构成，有N个JK触发器，就
nQ2 nQ1 nQ0 12nQ 11nQ
10n
Q
0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0
Q2Q1Q0
0 0 00 0 11 1 10 1 01 1 00 1 11 0 1
1 0 0
CPQ0
Q1
Q2
(a)(b)是N位同步二进制计数器。连接规律是： 所有CP接在一起，上升沿或下降沿均可。 加法计数
100KJ nniniiiQQQKJ021 )1)1((in
减法计数
100KJ nniniiiQQQKJ021 )1)1((in
3. 同步非二进制计数器 例 2分析图5.6 所示同步非二进制计数器的逻辑功能。
图5.6 同步非二进制计数器 (1) 写相关方程式。
时钟方程 CPCPCPCP210 驱动方程：
nQJ20 10K nQJ01 nQK01
nnQQJ012 12K
(2)求各个触发器的状态方程。 JK触发器特性方程为： nnnQKQJQ1 将对应驱动方程式分别代入JK触发器特性方程式，进行化简变换可得状态方程： nnnQQQ0210
Q1J1F1K1Q0J0F0K0CP&Q1Q2J2
F2
K2Q2Q0nnnnnQQQQQ010111 nnnnQQQQ01211 （3）求出对应状态值。 列状态表如表5.3所示。 表5.3 状态表
画状态图如图5.7（a）所示， 画时序图如图5.7（b）所示。 图5.7 同步计数器对应图形 （a）状态图 （b） 时序图 (4) 归纳分析结果， 确定该时序电路的逻辑功能。从时钟方程可知该电路是同步时序电路。从表5.4所示状态表可知： 计数器输出Q2Q1Q0共有八种状态000～111。 从图5.7（a）所示状态图可知：随着CP脉冲的递增, 触发器输出Q2Q1Q0会进入一个有效循环过程，此循环过程包括了五个有效输出状态，其余
nQ2 nQ1 nQ0 12nQ 11nQ
10n
Q
0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 0
0 0 01 0 00 0 10 1 01 0 1CPQ0Q1Q2(a)(b)1 1 10 1 1
Q3Q2Q1
1 1 0三个输出状态为无效状态，所以要检查该电路能否自启动。 检查的方法是：不论电路从哪一个状态开始工作，在CP脉冲作用下，触发器输出的状态都会进入有效循环圈内，此电路就能够自启动；反之，则此电路不能自启动。 综上所述，此电路是具有自启动功能的同步五进制加法计数器。
5.3 异 步 计 数 器 5.3.1 异步计数器 1. 异步二进制计数器 异步三位二进制计数器电路如图5.8所示。
图5.8 异步三位二进制计数器 分析步骤如下： (1) 写相关方程式。
时钟方程 CPCP0 01QCP 12QCP 驱动方程：
100KJ 111KJ 122KJ (2)求各个触发器的状态方程。 JK触发器特性方程为： nnnQKQJQ1 将对应驱动方程式分别代入JK触发器特性方程式，进行化简变换可得状态方程： )(010CPQQnn )(0111QQQnn
QJCKRDQF2QJCKRDQF1QJCKRDQF0Q1Q0Q2“1”CP
清零进位