数字电子技术基础(第五版)阎石主编
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】

圣才电子书 十万种考研考证电子书、题库视频学习平台
存储矩阵中选出指定单元,并把其中数据送到输出缓冲器。 (3)输出缓冲器的作用是提高存储器带负载能力,实现对输出状态的三态控制,便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2.可编程只读存储器(PROM) PROM 初始时所有存储单元中都存入了 1,可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样,同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后,就不可能修改了,所以它只能写入一次。因此,PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
分组成,如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成,每个存储单元能存储 1 位二值数(1 或 0),既 可以写入 1 或 0,又可以将存储的数据读出; ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号,从存储矩阵中选中一行存储单元;列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号,从字线选中的一 行存储单元中再选 1 位(或几位),使这些被选中的单元经读/写控制电路与输入/输出端接 通,以便对这些单元进行读、写操作;
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息(或称为二值数据)的半导体器件。半导体存 储器的种类很多,从存、取功能上可以分为只读存储器(ROM)和随机存储器(RAM)。 只读存储器在正常工作状态下只能从中读取数据,不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单,而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM(PROM)和可擦除 的可编程 ROM(EPROM)几种不同类型。 随机存储器与只读存储器的根本区别在于,正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同,又将随机存储器分为 静态存储器(SRAM)和动态存储器(DRAM)。
阎石《数字电子技术基础》(第5版)(章节题库 可编程逻辑器件)【圣才出品】

第8章 可编程逻辑器件一、选择题1.(多选)关于PROM和PAL的结构,以下叙述正确的是()。
A.PROM的与阵列固定,不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程【答案】AD【解析】PROM由存储矩阵、地址译码器和输出电路组成。
其中与阵列是固定的,不可编程,初始时所有存储单元中都存入了1,可通过将所需内容自行写入PROM而得到要求的ROM,PROM的内容一经写入以后(改变的是或阵列),不能修改。
PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
二、填空题1.与PAL相比,GAL器件有可编程的输出结构,它是通过对______行编程设定其______的工作模式来实现的,而且由于采用了______的工艺结构,可以重复编程,使它的通用性很好,使用更为方便灵活。
【答案】机构控制字;输出逻辑宏单元;E2CMOS2.PAL是______可编程,EPROM是______可编程。
【答案】与阵列;或阵列3.GAL 是______可编程,GAL 中的OLMC 称______【答案】与阵列;输出逻辑宏单元4.在图8-1所示的可编程阵列逻辑(PAL )电路中,Y 1=______,Y 3=______。
图8-1【答案】;123234134124I I I I I I I I I I I I +++12I I ⊕【解析】×表示连通,在一条线上的×表示与,然后通过或门连接在一起。
三、简答题1.如图8-2所示为PAL16L8的一部分电路,试分析该电路,写出电路在X 控制下的函数F 对应于输入A 、B 、C 的逻辑表达式。
图8-2答:当X=0时,F所在三态门选通;X=1时,三态门关闭。
故该电路的逻辑关系式为:。
2.下面图8-3所示的3个卡诺图代表3个4变量逻辑的逻辑函数。
(1)用PROM实现,画出码点矩阵图;(2)用PLA实现,画出码点矩阵图。
数字电子技术基础阎石主编第五版第四章

(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解:
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入:逻辑0(低电平)有效 . 输出:逻辑0(低电平)有效 25
例4.3.1:试用两片74LS148组成16线-4线优先编码器。
优先权 最高
A15 ~ A8 均无信号时,才允许. 对 A7 ~ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知:该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全 加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发 光
fg
b
二 极 管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101
数字电子技术基础第五版第九章-阎石、王红、清华大学

10.3.2 集成单稳态触发器 电路结构与工作原理 (74 121)
《数字电子技术基础》第五版 微分型单稳
控制附加电路
《数字电子技术基础》第五版
使用外接电阻
使用内接电阻
《数字电子技术基础》第五版
《数字电子技术基础》第五版
10.4 多谐振荡器(自激振荡, 不需要外加触发信号) 10.4.1 对称式多谐振荡器 一、工作原理(TTL) (1)静态(未振荡) 时应是不稳定的
通过调整R、C改f(R不能太大) RC常数远大于Tpd ,因此周期主要计算RC环节
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC
ln VDD VDD
-VT -VT +
+
RC ln VDD VDD
-VT + -VT -
T
T1
+ T2
R2C
ln
VDD VDD
充电至VI 2 VTH时,VI 2 又引起正反馈 VI 2 VO VO1
电路迅速返回稳态VO 0,VO1 VDD, C放电至没有电压,恢复稳态。
2.性能参数计算 输出脉冲宽度 输出脉冲幅度 恢复时间 分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
tw
RC lnV() -V(0) V() -V(t)
TD
0 X X 0 导通
1
2 3 VCC
1 3VCC
0
导通
1
2 3
VCC
1 3 VCC
不变
不变
1
2 3
VCC
1 3
VCC
1
数字电子技术基础(阎石)第五版_课堂测试题及自测题汇总

数字逻辑 代码和组合逻辑
一 填空 (每空2分,共30分)
练习题
1. 求十进制,二进制,八进制和十六进制之间的 相互表达。 (45.25)10 =( 2D.4 )16 = ( 101101.01 )2 (1001.1011)2 = ( 9.6875 )10 = ( 11.54 )8 = ( 9.B )16 2. 已知带符号的二进制数 x1 = +1110 ,x2 = -1011,求以下的表达,并要求字长为8位。 [ x1]原 = ( 0000 1110 ) [ x1]补 = ( 0000 1110 ) [ x2]原 = ( 1000 1011 ) [ x2]补 = ( 1111 0101 ) [x1+x2]补 =( 0000 0011 )
l
解: 在分析时,一般首先对长非号下面的表达 式化简,然后再对整个表达式化简。如
AC ABC BC AC BC BC AC C C
F C ABC C
11
3. 如果的 F ( A, B, C , D) m(2, 3, 4, 6,8, 9) 最简与或表达式 F A BD BC 是否存在约束条件?如果存在,试指出约 束条件。
F AD AD AB A C BD ACFG CDEGH A AB AC BD CDEGH A AC BD CDEGH A C BD CDEGH A C BD
10
2. 求下式最简与或式
F ( AC ABC BC ) ABC
20
21
第三章 门电路 自 测 题(答案)
22
一、填空题
1. 组成数字逻辑电路的基本单元电路 是 逻辑门电路 ,它能够实现 逻辑变量 间的某种逻辑运算。 2. 集电极开路门电路,简称 为 OC门 。 3. 典型TTL与非门的阈值电压Vth通 常 1.4V 。 4. TTL与非门的电压传输特性是 指 输出电压随输入电压变化的关系 。 5. 异或门是实现 异或逻辑功能 的门电路。
《数字电子技术基础》 阎石编著

《数字电子技术根底》阎石编著数字电路教案课程编号授课专业授课教师授课时间课程教学总学时数考核方式0450506 通信工程刘明亮 2022~2022学年第二学期 70 学时课程名称授课对象〔年级〕课程类型教材名称学时分配数字电路 2022 级必修课《数字电子技术根底》阎石编著高等教育出版社课堂教学70学时辅导答疑30学时考试:笔试80%+平时20% 1、本课程要求学生通过系统学习,了解和掌握逻辑代数、门电路的根本原理。
教学目标 2、掌握组合逻辑电路和时序逻辑电路的分析、设计方法,学会一些根本部件的设计。
3、掌握常用脉冲电路的功能和原理。
4、掌握A/D、D/A转换电路的根本知识、原理和方法。
5、培养学生较强的逻辑思维能力及实践技能,从而对数字系统有一个较全面的了解。
6、加强学生的创新能力,能够学为所用,提高学生的学习兴趣,为后续课程奠定良好的根底。
本课程理论课学时数为70,实验24学时。
各章学时分配见下表:课内教学章次一二三四五六七章名理论教学时数绪论数字逻辑根底门电路组合逻辑电路触发器时序逻辑电路脉冲信号产生与整形 A/D 与D/A转换器合计实验时数总学时 3 6 3 6 3 3 24 2 11 10 16 13 21 13 8 94 2 8 10 10 10 15 10 5 70 第一章逻辑代数根底【本周学时分配】本周5学时。
周二1~2节,周四3~5节。
【教学目的与根本要求】1、掌握二进制数、二—十进制数〔主要是8421 BCD码〕2、熟练掌握逻辑代数的假设干根本公式和常用公式。
3、熟练掌握逻辑函数的几种表达形式。
【教学重点与教学难点】本周教学重点:1、绪论:重点讲述数字电路的根本特点、应用状况和课程主要内容。
2、逻辑代数的根本运算:重点讲述各种运算的运算规那么、符号和表达式。
3、逻辑代数的根本公式和常用公式:重点讲述逻辑代数的根本公式与普通代数公式的区别,常用公式的应用背景。
4、逻辑函数的表示方法:重点讲述各种表示方法的特点和相互转换方法。
阎石《数字电子技术基础》(第5版)(课后习题 可编程逻辑器件)【圣才出品】

第8章 可编程逻辑器件8.1试分析图8-1的与-或逻辑阵列,写出Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式。
图8-1解:Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式分别为:Y 1=A'+B +C +D'Y 2=AB +A'B'+CD'+C'DY 3=ABCD +A'B'C'D'8.2试分析图8-2的与-或逻辑阵列,写出Y 1、Y 2与A 、B 、C 、D 之间的逻辑关系式。
图8-2解:Y1、Y2与A、B、C、D之间的逻辑关系式分别为:Y1=(AB'+A'B+CD)'当AB=1时,Y2=(CD'+C'D)',否则Y2呈现高阻态。
8.3 试分析图8-3中由PAL16L8构成的逻辑电路,写出Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式。
图8-3解:Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式分别为:Y1=(A'B'+A'C'+A'D'+A'E'+B'C'+B'D'+B'E'+C'D'+C'E'+D'E')'Y2=ABCD+ACDE+ABCE+ABDE+BCDEY 3=ABCDE8.4 用PAL16L8产生如下一组组合逻辑函数。
画出与-或逻辑阵列编程后的电路图。
PAL16L8的电路图见图8-3。
解:先将组合逻辑函数化为与-或-非形式。
得到用PAL16L8的实现如图8-4所示。
图8-48.5 试分析图8-5给出的用PAL16R4构成的时序逻辑电路,写出电路的驱动方程、状态方程、输出方程,画出电路的状态转换图。
工作时,11脚接低电平。
图8-5解:若11脚接低电平,电路正常工作。
阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】

第5章 触发器一、选择题1.为了使钟控RS触发器的次态为1,RS的取值应为()。
[成都理工大学2006 研]A.RS=0B.RS=01C.RS=10D.RS=11【答案】B【解析】当S=l,R=0时,Q=1 、Q'=O 。
在SD=1;当S=0,R=1 时,Q=0,Q'=l;当S=R=0时,电路维持原来的状态不变。
2.设计一“00001111”串行序列发生器,最少需要触发器个数是()。
[电子科技大学2006 研]【答案】B【解析】设有三个不同的变量Q2Q1Q0,前三个状态可以确定下一个状态,比如Q2Q1Q0=000确定输出状态为1,001的时候为1,依次类推,八个输出需要计数器至少有8个不同的状态。
3.(多选)下列所示的电路中,能完成逻辑功能的电路有()。
[北京邮电大学2010研]A B C D【答案】ACD【解析】D 触发器特性方程为=;JK 触发器的特性方程为1n QD +=n Q ;T 触发器特性方程为=;n+1n n Q J Q KQ =+0=n n n Q Q Q Q=+n+1Q TQ TQ =+Q n+11⋅=+=n n nQ Q Q Q Q 二、填空题1.对于D 触发器,欲使则输入D =______。
[成都理工大学2006研]【答案】【解析】根据D 触发器的特性方程,可得2.施密特触发器输入端加正弦波信号,则输出为同频率的______。
[北京工业大学2008研]【答案】矩形脉冲【解析】施密特触发器状态转换过程中的正反馈作用,可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号3.图5-1为某触发器状态图,该触发器为______触发器。
[北京工业大学2008研]图5-1【答案】D【解析】该触发器只有保持和翻转功能,没有置数功能,所以肯定不是RS 触发器,而JK 触发器需要两个不同变量的输入,图中的变量数只有一个,所以应该是T 触发器或者D 触发器,T 触发器特性方程为,当Q =1时,输入T =1,应该会得到逻辑电平0,而不是1; D 触n+1Q TQ TQ =+发器特性方程为,符合状态转换图。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
辽宁石油化工大学考试题2007 -- 2008 学年第 2 学期课程名称:数字电子技术考试形式:闭卷授课学院:信息与控制工程学院试卷共8 页试卷:A 适用专业班级:自动化、电气、电信、测控06级题号一二三四五六七八九十总分得分一.填空题(每题3分,共15分)1.(166)8=()16 =()10 =()22.D触发器的特征方程为,JK触发器的特征方程为,T触发器的特征方程为。
3.能够存储二值信息或代码的器件有_____________、______________、_______________。
4.下图所示权电阻网络D/A转换器中,若取VREF=5V,则当输入数字量为d3d2d1d=1101时输出电压为_____________。
5.下图中G1为TTL门电路,输出状态为_________。
二、选择题(每题3分,共15分)1.测得某逻辑门输入A,B和输出F的波形如图所示,则F(A,B)的表达式为。
A、F=ABB、F=A+BC、F=A⊕BD、F=ABABF2.能实现分时传送数据逻辑功能的是()。
A、TTL与非门B、三态逻辑门C、集电极开路门D、CMOS逻辑门3.由555定时器构成的单稳态触发器,其输出脉冲宽度取决于。
A、电源电压B、触发信号幅度C、触发信号宽度D、外接R、C的数值4.为了构成4096×8的RAM,需要________片1024×2的RAM。
A、16片;B、8片;C、4片;D、2片。
5.某模/数转换器的输入为0 ~10V模拟电压,输出为8位二进制数字信号(D7 ~ D0)。
若输入电压是2V,则输出的数字信号为____________。
A、00100011B、00110011C、00100001D、00110001三、(6分)用卡诺图将下列逻辑函数化成最简“与或”式。
F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)四、(15分)某工厂有A、B、C三个车间,各需电力10千瓦,由变电所的X、Y两台变压器供电。
其中X变压器的功率为13千伏安,Y变压器的功率为25千伏安。
为合理供电,需设计一个送电控制电路。
使控制电路的输出接继电器线圈。
送电时线圈通电;不送电时线圈不通电。
要求利用与非门和异或门完成设计电路。
(写出真值表、列出逻辑表达式并化简、画出逻辑电路)五、(10分)根据触发脉冲CP与输入信号D,B画出波形Q1、Q2,设Q1、Q2初态为0。
六、(6分)试采用置数法,用74LS161来构成一个十二进制计数器。
七、(17分)用一个JK触发器和一个D触发器设计一个三进制同步加计数器,不得使用其它门电路。
要求:给出设计过程(状态转换图、转换真值表、状态方程、驱动方程),检查自启动,画出逻辑图,包括进位输出)八、(10分)下图为555定时器构成的多谐振荡器,计算其振荡周期及输出矩形波信号的占空比。
九、(6分)图示为一个可变进制计数器。
其中74LS138为3线/8线译码器, 当S 1=1且032==S S 时,它进行译码操作,即当A 2A 1A 0从000到111变化时,71~Y Y 依次被选中而输出低电平。
T1153为四选一数据选择器。
试问当MN为00时,由集成74LS290构成计数器是几进制?此时显示数码管BS201A 显示的最大数字是什么?(7448七段显示译码器输出高电平有效,用以驱 动共阴极显示器)Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7S 2S 3S 1A 0A 1A 2A 0A 1SLD 0D 1D 2D 3T 115374LS 138CP 174LS 290QAQ BQCQDM NCP 2CPs 91s 92R 01R 02附:74LS290功能表计数功能:计数脉冲由CP1输入,从QA输出时,则构成二进制计数器;计数脉冲由CP2输入,输出为QCQBQA时,则构成五进制计数器;若将QA和CP2相连,计数脉冲由CP1输入,输出为QDQCQBQA时,则构成十进制(8421码)计数器;若将QD和CP1相连,计数脉冲由CP2输入,输出为QDQCQBQA时,则构成十进制(5421码)计数器。
辽宁石油化工大学考试题2007 -- 2008 学年 第 2 学期课程名称: 数字电子技术 考试形式: 闭卷 授课学院: 信息与控制工程学院 试卷共 8 页 试卷: B适用专业班级: 自动化、电气、电信、测控06级题 号 一 二 三 四 五 六 七 八 九 十 总分 得 分一、填空题(每题3分,共15分)1. 数制转换: (8F)16 = ( )10= ( )2 = ( )8。
2.用来描述时序逻辑电路的三个方程分别是_____________、_____________、 ________________。
3.下图中G 2 为TTL 门电路,输出状态为_________。
4.构成1024ⅹ16位的存储器需要 片256ⅹ4位的芯片。
5.有一八位倒T 型电阻网络DAC ,已知REF U =10V ,当输入10000000时输出 的电压值为____________V 。
二、选择题(每题3分,共15分) 1.下列等式不成立的是( )。
A 、B A B A A +=+ B 、BC A C A B A +=++))(( C 、BC AB BC C A AB +=++D 、1=+++B A AB B A B A2. 若将一个TTL 异或门(设输入端为A 、B )当作反相器使用,则A 、B 端应 ( )连接。
A 、A 或B 中有一个接高电平1;B 、A 或B 中有一个接低电平0;C 、A 和B 并联使用;D 、不能实现。
3.T 触发器,在T=1时,加上时钟脉冲,则触发器( )。
A 、保持原态 B 、置0 C 、置1 D 、翻转4.为了将正弦信号转换成与之频率相同的脉冲信号,可采用( )。
A 、多谐振荡器;B 、施密特触发器;C 、移位寄存器;D 、单稳态触发器。
5.将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为( )。
A 、采样B 、量化C 、保持D 、编码三、(6分)用卡诺图将具有约束项的逻辑函数化成最简“与或”式。
F(A,B,C,D)=∑m (0,2,4,5,6,7,12)+ ∑d (8,10)四、(10分)设计用3个开关控制一个电灯的逻辑电路,要求改变任何一个 开关的状态都能控制电灯由亮变灭或者由灭变亮。
要求(1)列出真值表; (2)写出表达式;(3)用四选一数据选择器实现(在下图直接画出)。
五、(10分)电路如图所示,请画出在输入信号作用下,对应的输出Q1,Q2的波形。
(设触发器均为边沿触发器,且初态为0)32C11J 1KQC11D Q =Q11AC B AQ2六、(10分)用中规模集成计数器74LS161构成初始状态为0010的七进制计数器。
(1)画出状态转换图; (2)画出电路图。
Q 0 Q 1 Q 2 Q 3D 0 D 1 D 2 D 3 74161CP EP ETCO LDRD七、(18分)试用上升沿触发的D 触发器和门电路设计一个自然态序五进制 同步计数器,要求写出设计过程。
八、(10分)由555定时器构成的电路如图所示,试求:1、图(a )构成了 什么器件;2、在图(b )中画出该电路的电压传输特性曲线;3、如果输入 U i 为图(c )的波形,画出对应输出U O 的波形。
+6Vo5u i (V)4u o(a) (b)t4V 2Vu u(c)九、(6分)图示为一个可变进制计数器。
其中74LS138为3线/8线译码器, 当S 1=1且032==S S 时,它进行译码操作,即当A 2A 1A 0从000到111变化时,71~Y Y 依次被选中而输出低电平。
T1153为四选一数据选择器。
试问当MN为01时,由集成74LS290构成计数器是几进制?此时显示数码管BS201A 显示的最大数字是什么?(7448七段显示译码器输出高电平有效,用以驱动 共阴极显示器)Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7S 2S 3S 1A 0A 1A 2A 0A 1SLD 0D 1D 2D 3T 115374LS 138CP 174LS 290QAQ BQCQDM NCP 2CPs 91s 92R 01R 02附:74LS290功能表计数功能:计数脉冲由CP1输入,从QA 输出时,则构成二进制计数器;计数脉冲由CP2输入,输出为QCQBQA 时,则构成五进制计数器;若将QA 和CP2相连,计数脉冲由CP1输入,输出为QDQCQBQA 时,则构成十进制(8421码)计数器;若将QD 和CP1相连,计数脉冲由CP2输入,输出为QDQCQBQA 时,则构成十进制(5421码)计数器。