8位二进制乘法器
8位wallace树乘法器
8位wallace树乘法器Wallace树是一种常见的乘法器，它可以用于高效地执行大数乘法运算。
它的名字来源于其发明者Wallace。
Wallace树乘法器是通过将乘法运算分解为多个部分，然后以并行的方式计算每个部分的结果来实现的。
每个部分接收两个部分乘积（Partial Product）和一个进位位（Carry-in），并计算出一个部分积（Partial Product）和一个进位位（Carry-out）。
具体来说，Wallace树乘法器由三个主要部分组成：部分乘法器（Partial Multiplier）、部分积生成器（Partial Product Generator）和部分积压缩器（Partial Product Compressor）。
部分乘法器是Wallace树乘法器的基本单元，用于计算两个二进制数的部分积。
每个部分乘法器由两个二进制数位相乘得到两个部分积和一个进位位。
部分乘法器之间通过进位位进行连接。
部分积生成器用于生成所有的部分乘积。
它接收两个输入数和多个进位位，并生成部分积。
部分积压缩器将多个部分乘积和进位位进行压缩，以得到最终的乘积。
它使用一种特殊的编码方式来表示乘积，并通过对部分积和进位位的运算进行压缩。
压缩后的结果被输出作为乘法器的最终输出。
Wallace树乘法器的优势在于它可以最大限度地提高乘法运算的并行性，从而提高乘法器的计算速度。
同时，它还可以减少乘法器所需的芯片面积和功率消耗。
然而，由于Wallace树乘法器存在部分积生成和部分积压缩的过程，因此它的面积和延迟仍然会受到影响。
为了 further enhance 实现的效率，还有一些改进的Wallace树结构，如Dadda树乘法器和Wallace树的变种。
这些改进可以进一步减少乘法器的延迟和面积。
另外，还可以使用Wallace树乘法器来实现更高位数的乘法运算，例如16位、32位甚至更高位数。
构建更高位数的Wallace树乘法器需要合理地设计其结构和逻辑电路，以确保乘法运算的正确性和高效性。
八位二进制乘法器
八位二进制乘法器——八位二进制乘法器学院: 信息科学与技术学院班级: 计0805-2学号:姓名: 雄鹰*** 指导老师:完成时间:2010年7月11日目录1 课题综述2.1 分析问题 2.2 结构框图 2.3原理图3.1上机调试及排错过程 3.2 波形文件 3.3 VHDL文本 4 上机结果分析 5 总结6 致谢7 参考资料课题二:八位二进制乘法器1 课题综述选择这个课题与我以前做过二进制乘法电路有关，思想源于此，但那次是用组合逻辑电路实现的且是两位二进制乘法，很受局限，由此想扩展它。
实现二进制乘法器的电路有多种方法，一种是由组合逻辑电路(与、或、非门)构成的乘法器，速度快但占用PLD的资源比较多，难以实现多位乘法;另一种是基于PLD器件外接ROM九九表的乘法器，但无法构成片上系统，不是很适用。
这一次我是采用八位二进制乘法的硬件算法，不同于前面两种乘法器电路，是由一个加法器和移位寄存器构成的时序逻辑方式的八位硬件乘法器。
2.1 分析问题硬件乘法器的乘法原理是通过逐项移位相加的方法来实现。
在计算过程中，先观察乘数的每一位，从最低位开始，若最低位是1，则被乘数被复制到下面，否则复制为全零，复制下来的数值较前一个数值左移一位。
最后，将复制的数值相加，它们的和就是乘积。
两个n位二进制数相乘的结果最多可以有2n位的二进制数。
根据上面这个乘法的过程，可以得出三点:, 只对两个二进制数进行相加运算，并用寄存器不断地累加部分积;, 将累加的部分积左移，但复制的被乘数不左移;, 乘数的对应位若为0时，对累加的部分积不产生影响。
2.2 结构框图 S0d[7…0]被乘数b[7…0]乘数n为数ST1A[15..0]0 S2S1Z=1输出 n n-11B0A A+dA右移 S2 0 1n=0图12.3原理图图 2在上图中:d为被乘数输入，b为乘数输入，ST为启动信号，A[15..0]输出端口为乘积。
当ST为一时乘法器运算开始，累加寄存器A清零。
VHDL八位乘法器
VHDL八位乘法器一．设计思路纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。
这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操作性强。
其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位。
二．方案设计与论证此设计是由八位加法器构成的以时序逻辑方式设计的八位乘法器，它的核心器件是八加法器，所以关键是设计好八位加法器。
方案：由两个四位加法器组合八位加法器，其中四位加法器是四位二进制并行加法器，它的原理简单，资源利用率和进位速度方面都比较好。
综合各方面的考虑，决定采用方案二。
三．工作原理ARICTL是乘法运算控制电路，它的START信号上的上跳沿与高电平有2个功能，即16位寄存器清零和被乘数A[7...0]]向移位寄存器SREG8B加载；它的低电平则作为乘法使能信号，乘法时钟信号从ARICTL的CLK输入。
当被乘数被加载于8位右移寄存器SREG8B后，随着每一时钟节拍，最低位在前，由低位至高位逐位移出。
当为1时，一位乘法器ANDARITH打开，8位乘数B[7..0]在同一节拍进入8位加法器，与上一次锁存在16位锁存器REG16B中的高8位进行相加，其和在下一时钟节拍的上升沿被锁进此锁存器。
而当被乘数的移出位为0时，一位乘法器全零输出。
如此往复，直至8个时钟脉冲后，由ARICTL的控制，乘法运算过程自动中止，ARIEND输出高电平，乘法结束。
此时REG16B的输出即为最后的乘积。
四．工作原理框图五．程序清单1．library ieee; ----四位二进制并行加法器use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity add4b isport( cin:in std_logic;a,b:in std_logic_vector(3 downto 0);s:out std_logic_vector(3 downto 0);cout:out std_logic);end;architecture one of add4b issignal sint,aa,bb:std_logic_vector(4 downto 0);beginaa<='0' & a;bb<='0' & b;sint<=aa+bb+cin;s<=sint(3 downto 0);cout<=sint(4);end;2．library ieee; --由两个四位二进制并行加法器级联而成的八位二进制加法器;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity adder8b isport( cin:in std_logic;a,b:in std_logic_vector(7 downto 0);s:out std_logic_vector(7 downto 0);cout:out std_logic);end;architecture one of adder8b iscomponent add4b --对要调用的元件add4b的端口进行说明port( cin:in std_logic;a,b:in std_logic_vector(3 downto 0);s:out std_logic_vector(3 downto 0);cout:out std_logic);end component;signal carryout: std_logic;beginu1:add4b port map(cin,a(3 downto 0),b(3 downto 0),s(3 downto 0),carryout);u2:add4b port map(carryout,a(7 downto 4),b(7 downto 4),s(7 downto 4),cout);end;3.library ieee; --一位乘法器;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity andarith isport( abin:in std_logic;din:in std_logic_vector(7 downto 0);dout:out std_logic_vector(7 downto 0));end;architecture one of andarith isbeginprocess(abin,din)beginfor i in 0 to 7 loopdout(i)<=din(i) and abin;end loop;end process;end;4.library ieee; --乘法运算控制器use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity arictl isport( clk,start:in std_logic;clkout,rstall,ariend:out std_logic);end;architecture one of arictl issignal cnt4b:std_logic_vector(3 downto 0);beginrstall<=start;process(clk,start)beginif start='1' then cnt4b<="0000";elsif clk'event and clk='1' thenif cnt4b<8 then --小于8则计数，等于8则表明乘法运算已经结束cnt4b<=cnt4b+1;end if;end if;end process;process(clk,cnt4b,start)beginif start='0' thenif cnt4b<8 thenclkout<=clk; ariend<='0';else clkout<='0'; ariend<='1';end if;else clkout<=clk; ariend<='0';end if;end process;end;5.library ieee; --16位锁存器use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity reg16b isport( clk,clr:in std_logic;d:in std_logic_vector(8 downto 0);q:out std_logic_vector(15 downto 0));end;architecture one of reg16b issignal r16s:std_logic_vector(15 downto 0);beginprocess(clk,clr)beginif clr='1' then r16s<="0000000000000000";elsif clk'event and clk='1' thenr16s(6 downto 0)<=r16s(7 downto 1);r16s(15 downto 7)<=d;end if;end process;q<=r16s;end;6.library ieee; --8位右移寄存器use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sreg8b isport( clk,load:in std_logic;din:in std_logic_vector(7 downto 0);qb:out std_logic);end;architecture one of sreg8b issignal reg8:std_logic_vector(7 downto 0);beginprocess(clk,load)beginif clk'event and clk='1' thenif load='1' then reg8<=din;else reg8(6 downto 0)<=reg8(7 downto 1);end if;end if;end process;qb<=reg8(0);end;7.library ieee;--8位乘法器顶层设计use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity mult8x8 isport( clk:in std_logic;start:in std_logic;a,b:in std_logic_vector(7 downto 0);dout:out std_logic_vector(15 downto 0);ariend:out std_logic);end;architecture struc of mult8x8 iscomponent adder8b isport( cin:in std_logic;a,b:in std_logic_vector(7 downto 0);s:out std_logic_vector(7 downto 0);cout:out std_logic);end component;component andarith isport( abin:in std_logic;din:in std_logic_vector(7 downto 0);dout:out std_logic_vector(7 downto 0)); end component;component arictl isport( clk,start:in std_logic;clkout,rstall,ariend:out std_logic);end component;component reg16b isport( clk,clr:in std_logic;d:in std_logic_vector(8 downto 0);q:out std_logic_vector(15 downto 0));end component;component sreg8b isport( clk,load:in std_logic;din:in std_logic_vector(7 downto 0);qb:out std_logic);end component;signal gndint :std_logic;signal intclk :std_logic;signal rstall :std_logic;signal qb :std_logic;signal andsd :std_logic_vector(7 downto 0);signal dtbin :std_logic_vector(8 downto 0);signal dtbout :std_logic_vector(15 downto 0);begindout<=dtbout; gndint<='0';u1:arictl port map( clk,start,intclk,rstall,ariend);u2:sreg8b port map(intclk,rstall,b,qb);u3:andarith port map(qb,a,andsd);u4:adder8b port map(gndint,dtbout(15 downto 8),andsd,dtbin(7 downto 0),dtbin(8));u5:reg16b port map(intclk,rstall,dtbin,dtbout);end;六．仿真结果图以下是8位乘法器顶层设计的仿真波形图，其它各模块的仿真波形图省略。
基于fpga八位硬件乘法器课程设计
基于FPGA的八位硬件乘法器课程设计，可以分以下几个步骤进行：
1. 确定设计要求：根据要求，设计一个能对两个八位二进制数进行乘法运算的硬件电路。
需要考虑到输入、输出、各种控制信号等。
2. 确定设计方案：根据设计要求，确定具体的设计方案。
可以使用Verilog语言进行描述，包括输入输出端口的定义、状态转移的描述等。
3. 编写Verilog代码：根据设计方案，编写Verilog代码。
代码需要对各种信号进行定义，并实现相应的逻辑功能。
4. 进行仿真：在编写完代码后，进行功能仿真。
可以使用ModelSim等仿真工具进行验证。
对代码进行仿真测试，在设计出现问题时可以及时进行调试和修改。
5. 进行综合和布局布线：通过综合和布局布线操作，将Verilog代码映射到FPGA芯片上，并生成bit文件，用于烧录到FPGA芯片中。
6. 进行验证：将bit文件烧录到FPGA芯片中，进行验证。
可以通过开发板上的按键等方式，输入两个八位二进制数并进行乘法运算，同时显示结果。
设计八位硬件乘法器需要了解数字电路设计基础知识和Verilog语言的使用。
同时，需要熟练掌握FPGA开发板的使用，以及相关的开发工具（如Quartus II等）的使用。
基于FPGA的8位移位相加型硬件乘法器的设计
基于FPGA的8位移位相加型硬件乘法器的设计作者：张建妮来源：《智能计算机与应用》2014年第04期摘要：乘法器是数字信号处理中非常重要的模块。
本文首先介绍了硬件乘法器的原理，在此基础上提出了硬件乘法器的设计方法，最后再利用EDA技术，在FPGA开发平台上，通过VHDL编程和图形输入对其进行了实现，具有实用性强、性价比高、可操作性强等优点。
关键词：硬件乘法器；加法器； VHDL中图分类号：TP2 文献标识码：A文章编号：2095-2163（2014）04-0087-04Abstract：Multiplier is very important in digital signal processing module. In this paper， the principle of the hardware multiplier is introduced at first. Based on it， a design method is put forward.Finally ， using EDA technology，the hardware -multiplier is implemented through VHDL programming combining with the input mode of schematic diagram on the FPGA development platform. The design has strong practicability ，high cost-effective， strong operability， etc.Key words：Hardware-Multiplier； Adder； VHDL0引言在数字信号处理中，经常会遇到卷积、数字滤波、FFT等运算，而在这些运算中则存在大量类似ΣA（k）B（n-k）的算法过程。
因此，乘法器是数字信号处理中必不可少的一个模块。
补码阵列乘法器例题
补码阵列乘法器例题
补码阵列乘法器是一种用于进行数字乘法运算的电子电路，常用于计算机中的算术逻辑单
元（ALU）中。
下面我们来看一个例题，了解补码阵列乘法器的工作原理。
假设我们要计算两个8位二进制数的乘积：A = 10101010，B = 01010101。
首先，我们需要将
这两个二进制数转换为补码表示。
由于A是正数，补码表示和原码相同，所以A的补码为10101010。
而B是负数，我们需要将其转换为补码表示。
对于B的补码表示，我们需要先将其转换为反码，即将所有位取反。
所以B的反码为10101010。
接下来，将反码的所有位加1，得到B的补码：10101011。
接下来，我们使用补码阵列乘法器进行乘法运算。
补码阵列乘法器的基本原理是将两个补码数
的每一位都和另一个数的每一位相乘，然后将乘积相加得到最终结果。
首先，我们将A的补码（10101010）和B的补码（10101011）分别输入到补码阵列乘法器中。
然后，乘法器开始执行乘法操作。
依次将A的每一位和B的每一位相乘，并将结果保留在乘
法器的不同位上。
在乘法过程中，如果某位的乘积超过了8位，乘法器会自动将其截断为低8位。
此外，在进行
乘法计算后，乘法器会将所有结果相加得到最终的乘积。
经过补码阵列乘法器的计算，我们得到的结果为11011000，即补码表示的乘积。
希望通过上面的例题，你能对补码阵列乘法器有更深入的理解。
补码阵列乘法器在计算机中扮
演着重要的角色，它能够高效地进行乘法运算，并且适用于各种数字表示形式。
阵列乘法器的基本原理
阵列乘法器的基本原理
阵列乘法器是一种高效的数字电路，用于实现大规模的乘法运算。
它的基本原理是将乘法运算分解为多个小的乘法运算，然后通过并行计算的方式来加速整个乘法过程。
阵列乘法器通常由多个乘法器和加法器组成，其中乘法器用于计算两个数的乘积，加法器用于将多个乘积相加得到最终结果。
这些乘法器和加法器被排列成一个二维的矩阵，每个乘法器都与相邻的乘法器和加法器相连。
在阵列乘法器中，输入的两个数被分解为多个小的位数，然后每个位数都被送到相应的乘法器中进行计算。
例如，如果输入的两个数是8位二进制数，那么它们将被分解为8个小的位数，每个位数都由一个乘法器和一个加法器计算。
这些乘法器和加法器被排列成一个8×8的矩阵，每个乘法器都与相邻的乘法器和加法器相连。
在阵列乘法器中，每个乘法器都可以同时计算多个位数的乘积，因此整个乘法过程可以并行计算。
这使得阵列乘法器比传统的乘法器更快，特别是在处理大规模的乘法运算时。
阵列乘法器还可以通过一些优化技术来进一步提高性能。
例如，可以使用更快的乘法器和加法器，或者使用更高效的算法来分解输入的数。
此外，还可以使用流水线技术来进一步提高计算速度。
阵列乘法器是一种高效的数字电路，用于实现大规模的乘法运算。
它的基本原理是将乘法运算分解为多个小的乘法运算，然后通过并行计算的方式来加速整个乘法过程。
在实际应用中，阵列乘法器可以通过一些优化技术来进一步提高性能，从而满足不同的应用需求。
verilog乘法运算
verilog乘法运算Verilog乘法运算是数字电路设计中非常基础的运算之一，其实现过程完全依赖于已有的硬件结构，通常使用乘法器实现。
下面介绍Verilog 乘法器的基本原理以及实现方法，供大家学习参考。
一、Verilog乘法器的基本原理乘法器是将两个二进制数进行乘法运算的一种专门的数字电路，可以通过硬件电路结构来实现。
具体来讲，它由一系列与门、异或门、加法器和移位器组成，因此可以将两个n位的二进制数相乘，得到一个2n位的结果。
二、Verilog乘法器的实现方法Verilog语言可以非常方便地实现乘法器，下面我们来看一下乘法器的代码实现。
假设我们要实现8位的乘法器，用于计算两个8位的二进制数的乘积，可以采用如下的Verilog代码：module multi(x, y, z);input [7:0] x, y;output [15:0] z;wire [15:0] w;assign w = x * y;assign z = w;endmodule上述代码中，module multi定义了一个名为multi的模块。
该模块有三个端口，x和y用于输入两个8位的二进制数，z用于输出它们的乘积。
在模块中，使用wire类型定义了一个16位的中间变量w，用来存储计算结果。
乘法操作是通过赋值运算符“*”完成的。
最后，把w直接赋值给z即可。
三、Verilog乘法器的测试最后，为了验证我们实现的乘法器的正确性，我们还需要编写一个测试程序。
测试程序通常采用assert语句检查乘法运算的正确性。
下面是一个测试程序的例子：module testbench;reg [7:0] x, y;wire [15:0] z;multi m(x, y, z);initial beginx = 10;y = 20;#1;assert(z == 200);$display("Test passed!");endendmodule上述代码中，testbench是一个测试程序的名字。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8位二进制乘EDA实验法器学号：********[2013.12.15] 班级：021151姓名：***指导老师：***一.设计要求8位二进制乘法采用移位相加的方法。
即用乘数的各位数码，从低位开始依次与被乘数相乘，每相乘一次得到的积称为部分积，将第一次（由乘数最低位与被乘数相乘）得到的部分积右移一位并与第二次得到的部分积相加，将加得的和右移一位再与第三次得到的部分积相加，再将相加的结果右移一位与第四次得到的部分积相加，直到所有的部分积都被加过一次。
例如：11010101和10010011相乘，计算过程如下:二.设计方法按照这种算法，可以得到下图所示之框图和简单流程图。
按照这种算法，可以得到下图所示之框图和简单流程图。
图中Y寄存器存放被乘数M，B寄存器存放乘数N，A累加器存放部分积。
A和Y中的数据在加法器中相加后送入A 中，而A和B相级联又构成了一个16bit的移位寄存器，当它工作于移位模式时，可以实现数据的右移。
由于乘数的每一位不是0就是1 ，对应的部分积不是0就是被乘数本身，所以实际作部分积相加这一步时，只要根据乘数的对应位判断：如该位为1 ，则将累加器中的数据加上被乘数再移位；如该位为0时，就不加被乘数而直接移位。
运算时首先将累加器A清零，并将被乘数M和乘数N分别存入寄存器Y和B，然后依据寄存器B中最右一位B0（数据N0）确定第一个部分积。
将此部分积送入A累加器以后，将A连同寄存器B右移一位，部分积的最低位被移进寄存器B的最左位，乘数的最低位N0被移出寄存器B，而乘数的次低位N1被移至寄存器B的B0位。
第二次仍然依据B0位的数据（N1）来确定第二个部分积，将部分积与累加器中的数据相加后右移一位，N1又被移出寄存器，数据N2被移到B0位置。
这样，经过8次部分积相加位的操作，完成1次乘法运算，乘数N恰好被移出寄存器B，寄存器B中保存的就是运算积的低8位数据。
移位相加的次数应用一个计数器来控制，每移位一次，计数器计一个数。
当计数器计得8个数时，发出一个信号，使电路停止操作，并输出运算结果。
三.设计过程1：8位乘法器的顶层设计P IN_17P IN_22PIN_21P IN_52P IN_53P IN_55P IN_57P IN_58P IN_59P IN_60P IN_63P IN_24P IN_9P IN_8P IN_7P IN_41P IN_30P IN_28P IN_25P IN_126P IN_129P IN_132P IN_133P IN_120P IN_121P IN_122P IN_1252：设计程序（1） 数据输入num_input 的设计该部分是在时钟信号input_clk 的作用下，记录并保存输入的8位二进制数，并存放在a 和b 中。
该模块的程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity num_input isport(data:in std_logic_vector(7 downto 0);a,b:out std_logic_vector(7 downto 0);clk:in std_logic);end num_input ;architecture behave of num_input issignal times: std_logic;beginprocess(clk)beginif clk'event and clk = '1' thenif times = '0' thentimes <= '1';a(7 downto 0) <= data(7 downto 0);elsetimes <= '0';b(7 downto 0) <= data(7 downto 0);end if;end if;end process;end behave;（2） 8位移位寄存器sreg8b的设计8位移位寄存器是在时钟信号作用下，对乘数进行加载，对数据进行移位操作，同时定义一个信号sreg8b用来装载新数据及移位后的操作数。
该模块的程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sreg8b isport(clk:in std_logic;load:in std_logic;din:in std_logic_vector(7 downto 0);s_end:out std_logic;qb:out std_logic);end sreg8b;architecture behave of sreg8b issignal reg8:std_logic_vector(7 downto 0);signal count:std_logic_vector(3 downto 0);beginprocess(clk,load)beginif load='1' thenreg8<=din;s_end <= '0';count <= "0000";elsif clk'event and clk='1'thencount <= count + 1;if count < 7 thenreg8(6 downto 0)<=reg8(7 downto 1);elses_end <= '1';end if;end if;end process;qb<=reg8(0);end behave;（3）乘法器andarith的设计利用循环语句完成8位二进制数与1位二进制的乘法运算，将8位二进制数a从最低位到最高位与1位二进制数分别做与运算，将结果送入加法器里。
该模块程序如下：library ieee;use ieee.std_logic_1164.all;entity andarith isport(abin:in std_logic;din:in std_logic_vector(7 downto 0);dout:out std_logic_vector(7 downto 0));end andarith;architecture behave of andarith isbeginprocess(abin,din)beginfor i in 0 to 7 loopdout(i)<=din(i)and abin;end loop;end process;end behave;（4） 8位加法器adder8的设计将每次的部分积相加得到部分积之和，再与下一次的部分积相加得到新的部分积之和，没计算一次将结果送入锁存器里。
该模块程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity adder8 isport(b,a:in std_logic_vector(7 downto 0);s:out std_logic_vector(8 downto 0));end adder8;architecture behave of adder8 isbegins<='0'&a+b;end behave;（5） 16位锁存器reg16b的设计该部分接收加法器送来的部分积之和，进行处理并取高八位送给加法器进行下一次的求和，然后进行重复运算直到得到最终结果并输出。
该模块程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity reg16b isport(clk,clr,r_end:in std_logic;d:in std_logic_vector(8 downto 0);q:out std_logic_vector(15 downto 0));end reg16b;architecture behave of reg16b issignal r16s:std_logic_vector(15 downto 0);beginprocess(clk,clr,r_end)beginif clr='1'thenr16s<=(others=>'0');elsif r_end = '1' thenr16s(15 downto 0) <= r16s(15 downto 0);elsif clk'event and clk='1'thenr16s(6 downto 0)<=r16s(7 downto 1);r16s(15 downto 7)<=d;end if;end process;q<=r16s;end behave;四.波形仿真五.心得体会本次课程设计培养了我的思维，增加了思维能力，也掌握了VHDL语言里用分层次结构设计乘法器的思想和方法。
同时，在课程设计的过程中，我通过对quatus的应用，锻炼了自己的编程能力，也学会了在遇到错误的时候对程序进行调试和改进。
另外，我也懂得程序的仿真和下载到开发板是不同的，仿真没有问题，并不代表下载到开发板也没问题，因此要对程序进行测试和改进，直到出来正确而稳定的结果。