数字电路与逻辑设计实验总结报告
数字电路与逻辑设计实验
数字电路与逻辑设计实验报告学院：班级：姓名：学号：日期：一．实验名称：实验一：QuartusII 原理图输入法设计与实现实验二：用VHDL 设计与实现组合逻辑电路实验三：用VHDL 设计与实现时序逻辑电路实验四：用VHDL 设计与实现数码管动态扫描控制器二．实验所用器件及仪器：1.计算机2.直流稳压电源3.数字系统与逻辑设计实验开发板三．实验要求：实验一：（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
（2）用（1）实现的半加器和逻辑门设计实现一个全加器，仿真并验证其功能，并下载到实验板上测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用3—8线译码器和逻辑门设计实现函数F=/C/B/A+/CB/A+C/B/A+CBA,仿真验证其功能并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
注：实验时将三个元器件放在一个new block diagram中实现。
实验二：（1）用VHDL语言设计实现一个共阴极7段数码译码器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，7段数码管显示输出信号。
（2）用VHDL语言设计实现一个8421码转余三码的代码器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个‘1’时，输出1，否则出0；仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
实验三：（1）用VHDL语言设计实现一个带异步复位的8421 十进制计数器，仿真验证其功能，并下载到实验板测试。
要求用按键设定输入信号，发光二极管显示输出信号。
（2）用VHDL语言设计实现一个分频系数为12，输出信号占空比为50%的分频器，仿真验证其功能。
注：实验时将（1）、（2）和数码管译码器 3 个电路进行链接，并下载到实验板显示计数结果。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：通过卡诺图可得：Y=A B+A BSAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
Z即为输出Y、将D3、D5接高电平，其他接低电平。
Z即为输出Dn。
实验过程及出现的问题：按如图所示接好电路问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。
实验结果：如图为第一种方式实现的示波器显示结果。
D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，Cn。
4、实验题目：ALU（Arithmetic&Logic Unit，算术逻辑单元）实验内容：用proteus设计一个六输入二输出的ALU.控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告数字电路与逻辑设计实验报告摘要：本实验旨在通过设计和实现数字电路和逻辑门电路，加深对数字电路和逻辑设计的理解。
实验过程中，我们使用了逻辑门电路、多路选择器、触发器等基本数字电路元件，并通过实际搭建电路和仿真验证，验证了电路的正确性和可靠性。
引言：数字电路和逻辑设计是计算机科学与工程领域的重要基础知识。
在现代科技发展中，数字电路的应用范围非常广泛，涉及到计算机、通信、控制等各个领域。
因此，深入理解数字电路和逻辑设计原理，掌握其设计和实现方法，对于我们的专业学习和未来的工作都具有重要意义。
实验一：逻辑门电路的设计与实现逻辑门电路是数字电路中最基本的元件之一，通过逻辑门电路可以实现各种逻辑运算。
在本实验中，我们通过使用与门、或门、非门等逻辑门电路，设计并实现了一个简单的加法器电路。
通过搭建电路和进行仿真验证，我们验证了加法器电路的正确性。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字电路元件，可以根据控制信号的不同，选择不同的输入信号输出。
在本实验中，我们通过使用多路选择器，设计并实现了一个简单的数据选择电路。
通过搭建电路和进行仿真验证，我们验证了数据选择电路的正确性。
实验三：触发器的设计与实现触发器是一种常用的数字电路元件，可以存储和传输信息。
在本实验中，我们通过使用触发器，设计并实现了一个简单的二进制计数器电路。
通过搭建电路和进行仿真验证，我们验证了二进制计数器电路的正确性。
实验四：时序逻辑电路的设计与实现时序逻辑电路是一种特殊的数字电路，其输出不仅与输入信号有关，还与电路的状态有关。
在本实验中，我们通过使用时序逻辑电路，设计并实现了一个简单的时钟电路。
通过搭建电路和进行仿真验证，我们验证了时钟电路的正确性。
实验五：数字电路的优化与综合数字电路的优化与综合是数字电路设计中非常重要的环节。
在本实验中，我们通过使用逻辑代数和Karnaugh图等方法，对已有的数字电路进行了优化和综合。
数字电路与逻辑设计实训课程学习总结基于Verilog的多功能计数器设计与实现
数字电路与逻辑设计实训课程学习总结基于Verilog的多功能计数器设计与实现数字电路与逻辑设计是计算机科学与技术专业的一门重要课程，通过学习这门课程，我深入了解了数字电路与逻辑设计的基本原理和Verilog语言的应用。
在实践中，我通过设计与实现基于Verilog的多功能计数器，不仅巩固了理论知识，而且提高了自己的实践能力和问题解决能力。
首先，在学习数字电路与逻辑设计的过程中，我了解到数字电路是基于二进制运算的电子电路系统，其中包括了门电路、触发器、寄存器等基本组件。
通过对这些组件的学习和理解，我能够准确地分析和设计各种数字电路电子产品。
其次，我学习了Verilog语言的基本语法和使用方法。
Verilog是一种硬件描述语言，可以用来描述数字电路的结构和功能。
通过学习Verilog语言，我可以使用模块化和层次化的设计思路来实现复杂的数字电路功能。
在实践中，我选择了设计和实现一个多功能计数器作为我的项目。
该多功能计数器能够实现多种计数模式，并且能够通过外部输入信号进行控制。
在设计的过程中，我首先进行了功能需求的分析和设计，然后结合Verilog语言的特点，采用模块化设计的思路，将计数器分为了多个子模块，分别实现不同的功能。
最后，我进行了仿真和综合验证，确保设计的正确性和稳定性。
在实现的过程中，我遇到了一些困难和问题，但通过查阅资料和与同学的讨论，我逐渐解决了这些问题。
例如，在设计过程中，我遇到了一些时序逻辑的问题，通过调整时钟信号和状态转移的顺序，最终解决了这些问题。
另外，在测试和验证的过程中，我遇到了一些功能异常的情况，通过对代码的仔细分析和调试，最终找到了问题的源头并进行了修复。
通过这个实训项目，我不仅深入理解了数字电路与逻辑设计的原理，还提高了我的实践能力和问题解决能力。
我学会了如何使用Verilog语言来描述和实现数字电路，如何进行功能需求的分析和设计，如何进行仿真和综合验证。
这对于我今后的学习和工作都具有重要的意义。
组合逻辑电路(半加器全加器及逻辑运算)实验报告
《数字电路与逻辑设计实验》实验报告实验名称：组合逻辑电路(半加器全加器及逻辑运算)实验器材（芯片类型及数量）7400 二输入端四与非门，7486 二输入端四异或门，7454 四组输入与或非门一、实验原理1、组合逻辑电路的分析方法：（1）从输入到输出，逐步获取逻辑表达式（2）简化逻辑表达式（3）填写真值表（4）通过真值表总结出该电路的功能（5）选择芯片型号，绘制电路图，测试并验证之前的分析是否正确2、组合逻辑电路的设计方法：（1）根据实际逻辑问题的因果关系，定义输入输出变量的逻辑状态（2）根据设计要求，按逻辑功能列出真值表，填写卡诺图（3）通过卡诺图或真值表得到逻辑表达式（4）根据逻辑方程式画出图表，进行功能试验二、实验内容及原理图1、完成与非门、异或门、与或非门逻辑功能测试。
2、测试由异或门和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器和位Y是A、B的异或而进位Z是A、B相与，故半加器可用一个继承异或门和两个与非门构成如图2.1。
AYBZ图2.1 半加器电路结构图（1）按照图2.1完成电路连接。
（2）按照表2.1改变A 、B 状态，并填表。
3、 测试全加器的逻辑功能。
SiG9CiA iB iC i-1图2.2 全加器电路结构图（1）写出图2.2的逻辑功能表达式（Y S i C i ） Y = Ai ⊕ Bi Si = Ai ⊕ Bi ⊕ Ci -1 Ci = AiBi + (Ai ⊕ Bi) Ci -1 （2）根据逻辑功能表达式列出真值表（3）按原理图选择与非门并接线测试，将结果记入表2.2。
4、 用异或、与或非门和与非门实现全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。
（1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出逻辑表达式。
Y = Ai ⊕ Bi Si = Ai ⊕ Bi ⊕ Ci -1 Ci = AiBi + (Ai ⊕ Bi) Ci -1（2）找出异或门、与或非门和与非门器件按自己画的图接线。
数电实验课程总结
数电实验课程总结引言数电实验课程是计算机科学与技术专业的一门重要课程，通过实验来深入理解数字电路的原理与应用。
本文将对我在数电实验课程中的学习经历进行总结，并分享一些学习心得与体会。
实验1：基本逻辑门电路实验在这个实验中，我们学习了基本逻辑门电路的设计和实现。
通过搭建与、或、非门电路，我对数字电路的基本组成以及信号的运算方式有了更深入的理解。
通过实际操作，我发现电路中的每个元件都是有严格要求的，一旦有一个元件出错，整个电路就会失效。
实验2：多位二进制加法器设计在这个实验中，我们学习了多位二进制的加法器的设计和实现。
通过搭建4位二进制加法器的电路，我进一步了解了数字电路的复杂性和设计的重要性。
我发现，加法器的设计需要考虑进位的问题，一个小错误可能会导致整个加法器的结果出错。
因此，实验过程中我更加注重细节和严谨性。
实验3：时序逻辑电路设计在这个实验中，我们学习了时序逻辑电路的设计和实现。
通过搭建一个简单的计数器电路，我了解了时钟信号对电路的控制作用。
在搭建过程中，我发现时序电路相对于组合电路更加复杂，需要考虑到时钟的频率、输入输出的时序关系等因素。
因此，我在实验中养成了仔细思考和分析的习惯。
实验4：存储器电路设计在这个实验中，我们学习了存储器电路的设计和实现。
通过搭建一个简单的SR触发器电路，我了解了数字电路的存储原理并掌握了存储器电路的设计方法。
在实验中，我认识到存储器电路的设计需要考虑到时序和信号的稳定性问题，因此我学会了更为严谨和系统的设计思路。
学习心得与体会数电实验课程是一门非常实践型的课程，通过实际操作，我加深了对数字电路原理的理解，提高了问题分析和解决能力。
以下是我在学习这门课程中的一些心得和体会：1.理论与实践相结合：数电实验课程注重理论与实践结合，通过实验操作来加深理论的理解。
在实验操作中，我更能够理解课堂上学到的知识，并注意到实验中的一些细节和问题。
实践中的问题也促使我不断思考、学习和提高。
数电实验报告实验一心得
数电实验报告实验一心得引言本实验是数字电路课程的第一次实验，旨在通过实际操作和观察，加深对数字电路基础知识的理解和掌握。
本次实验主要涉及布尔代数、逻辑门、模拟开关和数字显示等内容。
在实验过程中，我对数字电路的原理和实际应用有了更深入的了解。
实验一：逻辑门电路的实验实验原理逻辑门是数字电路中的基本组件，它能够根据输入的布尔值输出相应的结果。
常见的逻辑门有与门、或门、非门等。
本次实验主要是通过搭建逻辑门电路实现布尔函数的运算。
实验过程1. 首先，我按照实验指导书上的电路图，使用示波器搭建了一个简单的与门电路。
并将输入端连接到两个开关，输出端连接到示波器，以观察电路的输入和输出信号变化。
2. 其次，我打开示波器，观察了两个开关分别为0和1时的输出结果。
当两个输入均为1时，示波器上的信号为高电平，否则为低电平。
3. 我进一步观察了两个开关都为1时的输出信号波形。
通过示波器上的脉冲信号可以清晰地看出与门的实际运行过程，验证了实验原理的正确性。
实验结果和分析通过本次实验，我成功地搭建了一个与门电路，并观察了输入和输出之间的关系。
通过示波器上的信号波形，我更加直观地了解了数字电路中布尔函数的运算过程。
根据实验结果和分析，我可以总结出：1. 逻辑门电路可以根据布尔函数进行输入信号的运算，输出相应的结果。
2. 在与门电路中，当输入信号均为1时，输出信号为1，否则为0。
3. 示例器可以实时显示电路的输入和输出信号波形，方便实验者观察和分析。
结论通过本次实验，我对数字电路的基本原理和逻辑门电路有了更深刻的理解。
我学会了如何搭建逻辑门电路，并通过示波器观察和分析输入和输出信号的变化。
这对我进一步理解数字电路的设计和应用具有重要意义。
通过实验，我还锻炼了动手操作、实际观察和分析问题的能力。
实验过程中，需要认真对待并细致观察电路的运行情况，及时发现和解决问题。
这些能力对于今后的学习和研究都非常重要。
总之，本次实验让我更好地理解了数字电路的基本原理和应用，提高了我的实验能力和观察分析能力。
数字电路逻辑实验报告
数字电路逻辑实验报告数字电路逻辑实验报告引言：数字电路逻辑实验是电子工程专业学生必修的一门实践课程，通过该实验可以加深对数字电路基本原理和逻辑设计的理解。
本文将对我所进行的数字电路逻辑实验进行详细报告，包括实验目的、实验原理、实验步骤、实验结果以及实验总结等内容。
实验目的：本次实验的主要目的是通过设计和实现一些基本的数字逻辑电路，如门电路、触发器电路等，加深对数字电路原理的理解。
同时，通过实验操作，掌握数字电路的搭建过程、信号的传输规律以及故障排除等技能。
实验原理：数字电路是由逻辑门组成的，逻辑门是根据布尔代数的运算规则实现逻辑运算的基本元件。
常见的逻辑门有与门、或门、非门等。
在实验中，我们将通过搭建逻辑门电路，实现不同的逻辑运算。
实验步骤：1. 实验前准备：检查实验设备的连接是否正确，确保电源和接地正常。
2. 搭建与门电路：根据逻辑与门的真值表，按照电路图连接与门电路。
3. 搭建或门电路：根据逻辑或门的真值表，按照电路图连接或门电路。
4. 搭建非门电路：根据逻辑非门的真值表，按照电路图连接非门电路。
5. 搭建触发器电路：根据触发器的真值表，按照电路图连接触发器电路。
6. 进行实验测试：将不同的输入信号输入电路，观察输出信号的变化。
实验结果：经过实验测试，我们得到了以下结果：1. 与门电路：当输入信号A和B同时为高电平时，输出信号为高电平；否则输出信号为低电平。
2. 或门电路：当输入信号A和B中至少有一个为高电平时，输出信号为高电平；否则输出信号为低电平。
3. 非门电路：当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
4. 触发器电路：触发器电路可以实现存储功能，当输入信号满足特定条件时，输出信号的状态会发生改变。
实验总结：通过本次实验，我对数字电路逻辑的原理和设计有了更深入的理解。
通过搭建不同的逻辑门电路和触发器电路，我熟悉了数字电路的搭建过程，并掌握了信号的传输规律。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软件，实验中遇到了不少问题，总结起来主要有以下几个：（1）在创建工程并且编译通过之后得不到仿真波形解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。
在改变符号文件名之后成功的得到了仿真波形。
（2)得到的仿真波形过于紧密不便于观察解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。
实验总结及心得体会通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。
在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。
实验操作中应特别注意的几点：（1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。
（2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。
（3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。
（4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。
（5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。
心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。
实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。
第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。
总体来说此次实验比较顺利，基本没有遇到什么问题，但有几点需要特别注意。
首先是要区分实体名称和结构体名，这一点是程序编写的关键。
其次在时序逻辑电路的设计实验中时钟的设置很关键，设置不当的话仿真波形可能不正确。
通过本次实验我初步学会用VHDL语言编写一些简单的程序，同时也进一步熟悉了Quartus11软件的使用。
实验八彩灯控制电路设计与实现一、实验目的1、进一步了解时序电路设计方法2、熟悉状态机的设计方法二、实验内容用VHDL语言设计并实现一个彩灯控制（八个发光二极管)电路，仿真并下载验证其功能。
彩灯有两种工作模式，可通过拨码开关或按键进行切换。
（1）单点移动模式：一个点在八个发光二极管上来回亮（2）幕布式：从中间两个点，同时向两边依次点亮直至全亮，然后再向中间点灭，依次往复。
三、实验设计编码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY shine ISPORT( clk,a:IN STD_LOGIC;b:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END shine;ARCHITECTURE struc OF shine ISSIGNAL temp:INTEGER RANGE 0 TO 49999999;SIGNAL switch:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL clkout:STD_LOGIC;BEGINPROCESS(clk)BEGINIF(clk'event and clk='1') THENIF temp=49999999 THENtemp<=0;ELSE temp<=temp+1;END IF;IF temp=49999999 THENclkout<='1';ELSE clkout<='0';END IF;END IF;END PROCESS;PROCESS(clkout)BEGINIF(clkout'event and clkout='1') THENswitch<=switch+1;END IF;END PROCESS;PROCESS(a,switch)BEGINIF(a='0') THENCASE switch ISWHEN"0001" =>b<="00000001";WHEN"0010" =>b<="00000010";WHEN"0011" =>b<="00000100";WHEN"0100" =>b<="00001000";WHEN"0101" =>b<="00010000";WHEN"0110" =>b<="00100000";WHEN"0111" =>b<="01000000";WHEN"1000" =>b<="10000000";WHEN"1001" =>b<="10000000";WHEN"1010" =>b<="01000000";WHEN"1011" =>b<="00100000";WHEN"1100" =>b<="00010000";WHEN"1101" =>b<="00001000";WHEN"1110" =>b<="00000100";WHEN"1111" =>b<="00000010";WHEN OTHERS =>b<="00000000";END CASE;ELSIF a='1' THENCASE switch ISWHEN"0001" =>b<="00011000";WHEN"0010" =>b<="00111100";WHEN"0011" =>b<="01111110";WHEN"0100" =>b<="11111111";WHEN"0101" =>b<="01111110";WHEN"0110" =>b<="00111100";WHEN"0111" =>b<="00011000";WHEN"1000" =>b<="00000000";WHEN"1001" =>b<="00011000";WHEN"1010" =>b<="00111100";WHEN"1011" =>b<="01111110";WHEN"1100" =>b<="11111111";WHEN"1101" =>b<="01111110";WHEN"1110" =>b<="00111100";WHEN"1111" =>b<="00011000";WHEN OTHERS =>b<="00000000";END CASE;END IF;END PROCESS;END struc;此次实验的主要问题是分频器的设置，开始并未设置分频器，clk的频率为50MHz，这个频率过高，若直接用于提供时钟，不但不能看清现象，还会因为周期过短导致输出错误，在加了一个50M的分频器后，使作用的有效时钟信号为1Hz。
四、实验总结回顾本学期的四次实验，我的收获颇丰，总结起来主要有以下几点。
首先通过这几次实验我掌握了Quarters11的使用，学会用VHDL语言编写一些简单的程序，实现简单计数器和译码器的功能。
在实验的过程中我对书本上的理论知识有了更进一步的理解，如门电路的延迟对输出波形的影响、冒险现象的产生原因等，真正达到了理论指导实验，实验检验理论的目的。
其次通过这几次实验我深刻地意识到实验过程中注重细节的重要性。
在Quartus11软件的使用过程中有很多细节需要注意，比如引脚锁定、输入变量的周期设置等。
曾经自己就犯过一个错误------在引脚锁定之后没有让程序在运行一遍，导致仿真完全正确，但下载到实验板上却得不到正确的结果，因此而耗费了很多时间。
还有一次是保存波形文件时的一时疏忽将其命名为conut10,而工程名是count10，就是这样一个小小的疏忽导致了自己怎么也得不到仿真波形。
可以说这几次实验极大地磨练我细心认真的实验品质。
再次通过这几次实验我的动手能力和独立解决问题的能力也得到了不小的提高，实验中的很多问题只能是在实验的具体操作过程中才能发现的，这些在预习的过程中都是没有预想到的，都得自己临场解决。
比如最后一次实验需要增加一个时钟分频器，预习的时候自己根本没有注意到这一点，都是自己在实验的过程中想办法解决的。
另外通过这几次实验我对这种仿真型实验的设计思想也有一些体会，特别是用VHDL语言编写代码时，设计思想的简洁会给实验省去很多不便。
数字电路与逻辑设计实验总结报告学院：电子工程班级：2008211204姓名：徐浩然学号：08210999。