安徽大学2009-2010-2数电期末试题_A模电
2009-2010-1《安徽大学微机原理及应用》A卷
安徽大学2009—2010学年第一学期 《 微机原理及应用 》考试试卷（A 卷）（闭卷 时间120分钟）一、选择题（每题2分，共20分）1、8086微处理器的存储器寻址空间为（）。
A 、64KB B 、1MBC 、4GBD 、64TB2、标志寄存器中属于控制标志的是（）。
A 、DF 、SF 、OF B 、DF 、IF 、TF C 、OF 、CF 、PF D 、AF 、OF 、SF3、与外存储器相比，内存储器的特点是（）。
A 、容量大、速度快 B 、容量大、速度慢 C 、容量小、速度快 D 、容量小、速度慢4、在指令MOV [BX+SI+5]，AX 中，目的操作数的寻址方式是（）。
A 、寄存器间接寻址 B 、基址变址寻址 C 、相对基址变址寻址 C 、寄存器寻址5、当标志位IF=1时，8086可以响应的中断为（）。
A 、NMI B 、INTRC 、NMI 和INTR 都不能响应D 、NMI 和INTR 都能响应6、在实方式下，中断矢量号乘以（）可以得到相应的中断矢量地址。
A 、2 B 、4 C 、6 D 、87、在8086的I/O 指令中，间接端口寄存器是（）。
A 、BX B 、SI C 、DX D 、DI8、8086 CPU 对I/O 接口编址采用（）。
A 、I/O 端口和存储器统一编址B 、I/O 端口和寄存器统一编址C 、I/O 端口单独编址D 、输入和输出口分别编址 9、组成16M×8位的存储器，需要1M×4位的存储芯片（）片。
A 、8 B 、16 C 、32 D 、64院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线一、填空题（每空1分，共20分）1、8086 CPU主要由（）与（）两大部分组成。
2、微机的总线按功能可分为（）、（）和（）三类。
3、8086 CPU可管理的中断共有（）级，最高级中断为（）。
4、指令CMP是把目的操作数和源操作数做（）运算，而TEST是把目的操作数和源操作数作（）运算。
安徽大学期末试卷09-10年度第一学期《自动控制原理》考卷B卷答案
安徽大学2009 —2010学年第 一学期《 自动控制理论》(B 卷)考试试题参考答案及评分标准 一、(1)等效变换法：解(2)：梅逊公式法：系统有2条前向通道,5个回路,无不相交回路。
二、111101010(1)1)() 11010(110)11(1)K K K s s G s K s s s v s s τττ⎧=+⎪==+⎨++⎪+=⎩+221122211010()2)() 1()(110)1022110n n n n n K K G s s G s s s K s s ωωτξωωξωτ⎧=⎪Φ===⎨++++++=+⎪⎩ 3)依条件：0.5 (60)100%16.3% 3.62761n p e t ξβσω-⎧==︒=⎧⎪⎪⎨⎨====⎪⎪⎩⎩％＝ 221110 3.627613.16 1.316110220.5 3.6276 3.6276 0.2627n n K K ωτξωτ⎧⎫===→=⎪⎪⎨⎬+==⨯⨯=→=⎪⎪⎩⎭221104) 3.627611022n n n K K ωωτξωξ====+1.5 1.50.4143.6276r t ss A e K =∴===3211212322441321413243241212132411)]([1)()()()(G G G H G G H G G H G G G G G G G G G G G G G G H G G H G G G G G s R s C s ＋＋＋＋＋＋ ＝++++++==Φ∴三、(1)特征方程为()10(1)10(2)(1)10(2)(1)1(2)D s GH K s s s K s s s K s s s =+=-+=+-=+-=+换算成首一多项式，为：-根轨迹方程为： 由此可知,需要绘制零度根轨迹。
分离点的计算：12()()02.732,0.732dG sH s dss s ===- (2)由特征方程求取根轨迹与虚轴的交点,1,2s =±此时闭环系统临界稳定,出现等幅振荡,所对应的K ＝2。
2009—2010(2)电工电子技术A卷答案及评分标准
２
A
不能。不能满足振荡的相位条件。 （2 分）
可以振荡。（2 分） fo=1/{2π[LC1C2/(C1+C2)] 1/2}
（2 分）
六、串联型稳压电路如题图所示。已知三极管 100，R1 600, R2 400, I Z min 10mA 。 （1）分析运放 A 的作用；（2）若 VZ=5V，V0 为多少？（3）若运放 I min 1.5mA ，计算 I L max 。（本
题 10 分）
解：（1）运放 A 的作用是比较放大。（2 分）
（2）V0
VZ
VZ R2
R1
5
5 400
600
12.5V
（4 分）
（3） I L max
I
I Z min
V0 R1 R2
100 1.5 10 12500 127.5mA 600 400
（4 分）
七、分析图示逻辑电路的逻辑功能。写出输出逻辑表达式，列出真值表，说明电路逻辑功能的特点。（本 题 10 分）
F A(B C) AB C
A(B C) AB C ABC
（5 分）
功能：判奇电路。（2 分） 八、试用 3 线—8 线译码器 74138 实现一位全加器。（本题 10 分）
ABC F 000 0 001 1 010 1 011 0 100 1 101 0 110 0 111 1
（3 分）
状态转换图
Q Q Q n1 n1 n1
3
2
1
001
010
101
011
100
110
000
111 （4 分）
逻辑功能：不可自启动、同步七进制计数器 （2 分）
４
2010-2011第二学期A卷参考答案及评分标准
安徽大学2010—2011学年第 2学期《 集成电路原理 》（A 卷）考试试题参考答案及评分标准一、简答题（每小题3分，共30分）1. 逻辑综合包括那几步？答：转换（1分）、逻辑优化（1分）和映射（1分）三步。
2. 等比例缩小有几类？答：恒定电场（CE ）等比例缩小定律（1分）、恒定电压（CV ）等比例缩小定律（1分）和准恒定电场（QCE ）等比例缩小定律（1分）。
3. 什么是鸟嘴效应？答：在场区氧化过程中（1分），氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这部分氧化层被形象地称为鸟嘴（1分），它使实际的有源区面积比版图设计的面积缩小（1分）。
4. 什么是闩锁效应？答：在CMOS 芯片中（1分），在电源VDD 和地线GND 之间由于寄生的PNP 和NPN 双极性BJT 相互影响而产生的一低阻抗通路（1分），它的存在会使VDD 和GND 之间产生大电流，从而破坏芯片或者引起系统错误（1分）。
5. CMOS 反相器的上升时间、下降时间和传输延迟时间的定义是什么？答：上升时间r t 是输出从DD V 1.0上升到DD V 9.0所需要的时间（1分）；下降时间f t 是输出从DD V 9.0下降到DD V 1.0所需要的时间（1分）；pHL t 表示从输入信号上升边的50%到输出信号下降边的50%所经过的延迟时间，也叫做输出从高向低转换的传输延迟时间，pLH t 表示从输入信号下降边的50%到输出信号上升边的50%所经过的延迟时间，也叫做输出从低向高转换的传输延迟时间（1分）。
6. 版图的检查包括哪些内容？版图的检查包括： 设计规则检查（Design Rule Check ，DRC ）（1分）； 版图和电路图的一致性检查（Layout Versus Schematic ，LVS ）（1分）；版图寄生参数提取（Layout Parasitic Extraction ，LPE ）和 后仿真。
数字电子技术A2010
安徽大学2009—2010学年第二学期《数字电子技术》考试试卷（A 卷）（闭卷 时间120分钟）一、填空题（每空1分，共15分）1、十进制数73.75的8421BCD 码为_____________________2、当TTL 与非门的输入端悬空时相当于输入为 电平。
3、在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS 管或BJT ，它们均可以作为_________器件。
4、时序逻辑电路在CP 脉冲作用下，由无效状态自动回到有效序列称为电路具有______________。
5、TTL 反相器的输入级由BJT 构成，输出级采用___________结构，其目的是为了________________和增强带负载的能力。
6、当七段显示译码器的输出为高电平有效时，应选用共_____极数码管。
7、用4个触发器可以存储________位二进制数。
8、如果对键盘上108个符号进行二进制编码，则至少要______位二进制数码。
9、时序逻辑电路分为同步时序和_____________两大类。
10、几个集电极开路与非门（OC 门）输出端直接相连，配加负载（上拉）电阻后实现_______功能。
11、表达式CB C B A F +=能否产生竞争冒险 （可能/不可能）。
12、表达式CAB F+=，用与非门实现的表达式是 。
13、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过 ms 可转换为4位并行数据输出。
14、多谐振荡器有 个稳定状态。
题 号 一 二 三 四 五 总分 得 分阅卷人院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------得分二、单选题（每题1分，计10分）1、____________电路在任何时刻只能有一个输出端有效。
安徽大学模电试卷(A)
安徽大学20 09 —20 10学年第 二 学期 《 模拟电子技术 》考试试卷（A 卷）（闭卷 时间120分钟）院/系 专业 姓名 学号一、判断下列说法是否正确，并在相应的括号内画√或X 。
（每小题2分，共10分）1．模拟信号是在时间上和幅值上均连续的物理量。
（ ）2．P 型半导体带正电，N 型半导体带负电。
（ ） 3．场效应管的突出优点是具有特别高的输出电阻。
（ ） 4．顾名思义，功率放大电路有功率放大作用，电压放大电路只有电压放大作用而没有 功率放大作用。
（ ） 5．正弦波振荡电路由放大电路、反馈网络、选频网络和稳幅环节组成。
（ ）二、选择题（每小题2分，共20分）1． 在杂质半导体中，多数载流子的浓度主要取决于（ ）。
A. 温度B. 掺杂工艺C. 杂质浓度D. 晶格缺陷2． 二极管正向偏置时存在死区电压，硅二极管的死区电压为（ ）。
A. 0.5VB. 0.1VC.0.7V D. 0.9V3． 电压源的特点是（ ）。
A. 输出电压恒定，内阻为零B. 输出电压恒定，内阻无穷大C. 输出电流恒定，内阻无穷大D. 输出电流恒定，内阻为零4． BJT 的主要参数交流电流放大系数β的定义是 ( )。
A. ce i i B.BC i i C.bc i i D.ec i i5． 信号放大电路设置静态工作点的原因是（ ）。
A. 提高增益B. 改变输入电阻C. 扩展频带D. 减小非线性失真6． 负反馈放大电路的输入信号和净输入信号的关系为（ ）。
A. X i > X idB. X i < X idC. X i = X idD. X id = 07．常用来描述放大电路频率响应的图是（ ）。
A. 电压传输特性图B. 波形图C. 波特图D. 等效电路图8．下列电路中可能存在交越失真的电路是（ ）。
A. 功率放大电路B. 电压放大电路C. 差分式放大电路D. 限幅电路9. 乙类对称互补功率放大电路的最大优点是（ ）。
09-10(2)模拟电子技术B期末A卷和答案1
＋
＋
220 v2
V －
－
U0
5 (2.5 2.5
RF
)
（5～24）V
连接电路
（4 分）
+
W7805
UI
A
-
（3 分）
＋
＋
220 v2
V －
－
+
W7805
+ UI
A
-
+ R1
UO
RL
RF
-
+ R1
UO
RL
RF
-
+ Uo －
+ Uo －
四．（10 分）已知图示电路中晶体管的β ＝120， rbb 200 ，UBEQ＝0.7V，电容的容量足够大，
电压 uO 的起始值 uO 0 0V 。
1．求 uO1 、 uO2 、 uO3 的值。 2．若从接入信号起经 200ms，要求 uO ＝4V，问电容 C 应选多大？
R 1 10k uI1
R3
R5
C
R2 uI2
60k
R4
20k R6
15k R P1
A1
10k u O1
A3
100k u O3
A4
uO
R3
io ui
1
R3
vi v f io R3 （3 分）
(由于虚短和虚断,R2 上的电流为 0,其上没有压降)
A
VT 1
VT 2
图 3-1
iO R4
uO
V Ro
f
3-2.（7 分）组合电路如图 3-2，已知 ：VCC = 9V， 晶体管的 VCES1 = VCES2 = 1V，RL = 8Ω， （1）此电路工作状态（甲类、乙类、甲乙类、丙类）
安徽大学期末试卷计算机学院2009—2010年离散数学(上)A卷[1].doc
![安徽大学期末试卷计算机学院2009—2010年离散数学(上)A卷[1].doc](https://img.taocdn.com/s3/m/6d7ece7067ec102de2bd896d.png)
安徽大学20 09 —20 10 学年第 1 学期《 离散数学（上） 》考试试卷（A 卷）（闭卷 时间120分钟）一、单项选择题（每小题2分，共20分） 1.设:P 天下雪，:Q 我去镇上，则命题"天正在下雪，我没去镇上”可符号化为（ ） A.Q P ⌝→⌝； B.P Q ⌝→⌝； C.Q P ⌝∧； D.Q P ⌝∧⌝。
2.下列命题是重言式的是（ ）A.)()(P Q Q P →∧→；B.)()(Q P P Q P ↔↔↔∧；C.)(Q P Q P →→∧；D.P Q Q ∨⌝→。
3.设解释R 如下：论域D 为实数集，0=a ，y x y x f -=),(，(,)A x y x y =<，则下列公式在R 下为真的是（ ）A.))),(),,((),((z y f z x f A y x A z y x →∀∀∀；B.)),,((a x a f xA ∀；C.)),,((x y x f yA x ∀∀；D.))),,((),((a a x f A y x A y x →∀∀。
4.对任意集合,,A B C ，下列结论正确的是（ ）A.A B B C A C ∉∧∉⇒∉；B.A B B C A C ∈∧⊆⇒∈；C.A B B C A C ∈∧∉⇒∉；D.A B B C A C ⊆∧∈⇒∈。
5.关于},,{c b a X =到}3,2,1{=Y 的函数{,1,,1,,3}f a b c =<><><>，下列结论错误的是（ ） A.1({3}){}fc -=； B.1(3)f c -=； C.({}){3}f c =； D.()3f c =。
6.整数集合I 上的二元关系{,|||4}R x y x y =<>-=具有（ ）A.自反性和对称性；B.反自反性和对称性；C.反自反性和传递性；D.反对称性和传递性。
7.设R %为非空集合A 上的关系R 的逆关系，则下列结论不成立的是（ ） A.若R 为偏序，则R %为偏序； B.若R 为拟序，则R %为拟序； C.若R 为线序，则R %为线序； D.若R 为良序，则R %为良序。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
安徽大学2009—2010学年第二学期 《数字电子技术》考试试卷（A 卷）（闭卷 时间120分钟）一、填空题（每空1分，共15分） 1、十进制数73.75的二进制数为__1001011.11________，8421BCD 码为_01110011，01110101___________________2、当TTL 与非门的输入端悬空时相当于输入为 电平。
3、在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS 管或BJT ，它们均可以作为_________器件。
4、时序逻辑电路在CP 脉冲作用下，由无效状态自动回到有效序列称为电路具有_________。
5、TTL 反相器的输入级由BJT 构成，输出级采用推拉式结构，其目的是为了________________和增强带负载的能力。
6、当七段显示译码器的输出为高电平有效时，应选用共_____极数码管。
7、用4个触发器可以存储________位二进制数。
8、如果对键盘上108个符号进行二进制编码，则至少要______位二进制数码。
9、时序逻辑电路分为同步时序和_____________两大类。
10、几个集电极开路与非门（OC 门）输出端直接相连，配加负载电阻后实现_______功能。
11、表达式C B C B A F +=能否产生竞争冒险 （可能/不可能）。
12、表达式C AB F +=，用与非门实现的表达式是 。
13、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过ms 可转换为4位并行数据输出。
14、多谐振荡器有 个稳定状态。
题 号 一 二 三 四 五 总分 得 分阅卷人院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------得分二、单选题（每题1分，计10分）1、________D___电路在任何时刻只能有一个输出端有效。
（A ）二进制译码器 (B)二进制编码器 （C ）七段显示译码器 (D)十进制计数器 2、对CMOS 与非门电路，其多余输入端正确的处理方法是____D_______。
A 、通过大电阻接地（>1.5K Ω） B 、悬空C 、通过小电阻接地（<1K Ω）D 、通过电阻接V CC3、基本RS 锁存器如图1所示，为使锁存器处于“置1”状态，其SR 应为_B_______。
(A) SR=00 (B) SR=01 (C) SR=10 (D) SR=11432&&&&VCCFRcSRQQ图14、为了将正弦信号转换成与之频率相同的脉冲信号，可采用 __D 。
A 、多谐振荡器B 、移位寄存器C 、单稳态触发器D 、施密特触发器 5、要将方波脉冲的周期扩展10倍，可采用_____A_____。
A 、10级施密特触发器B 、10位二进制计数器C 、十进制计数器D 、单稳态触发器6、实现8421BCD 转换为余3码的最简单方法是_________B_。
A 、8-3编码器 B 、4位二进制加法器 C 、4位二进制数据比较器 D 、4-1数据选择器7、理想数字系统的综合指标为D pd P t DP ，该值越小，表明其________C__。
A 、功耗越小 B 、速度越低 C 、愈远离理想情况 D 愈接近理想情况得分8、OD 门上拉电阻计算公式，理解错误的一项是___D__________。
A 、也能用于OC 门B 、用作电平转换时应该用(min)IH DD V V -作为P R 的电压C 、)(total IH I 是负载门输入电流之和D 、p R 取值愈接近(min)P R ,电路功耗愈小 9、关于逻辑门信号的低电平有效概念，下列叙述中正确的一项是_______D____。
A 、低电平有效信号要求内部控制电路一定有“非或“运算B 、低电平有效对于减少干扰没有益处C 、低电平有效概念只能是指输入信号，同输出信号无关D 、一般集成电路的管脚图，引脚处有个小圆圈或者引脚字符定义上有一道小横线都代表低电平有效的含义10、以下电路中常用于总线应用的有 ___A 。
A 、三态门B 、OC 门 C 、CMOS 传输门D 、CMOS 与非门三、计算题（第一小题5分，第二小题10分，共15分） 1、用代数法化简逻辑表达式C B A D A B A D C AB CD B A F ++++= 解：得分2、图2为用555定时器构成的施密特触发器。
求：当V DD ＝15V 时，U ＋、U －、及U 各为多少？解：图2四、分析题（第一题5分，第二题5分，第三题20分，共30分）1、电路如图3所示，请画出在输入信号作用下，对应的输出Q1的波形。
（设触发器均为边沿触发器，且初态为0）（5分）图3解：2、给出图4所示的最简逻辑表达式。
得分院/系 年级 专业姓名 学号 答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------图3院/系 年级 专业 姓名 学号 答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------C11J 1K QC11D Q=Q 11A C B AQ 23、电路如图5所示。
设Q 1Q 0的初态为00，（1）写出各触发器驱动方程以及输出方程； （2）写出触发器特性方程；（3）导出电路的状态表；（4）画出电路状态图；（5）设X=0，画出时序图；（6）说明电路是否可以自启动。
图5解：图4解：解T1T3T2五、设计题（每小题15分，共30分）1、某公司有A 、B 、C 三个股东，分别占有50%、30%和20%的股份，设计一个三输入三输出的多数表决器，用于记录按照股份大小决定的输出表决结果：赞成、平局和否决，分别用F1、F2和F3表示（股东投赞成票和输出表决结果均用1表示）。
（1）进行逻辑抽象；（2）列真值表；（3）作卡诺图；（4）给出最简与或表达式；（5）给出用74HC 138实现的逻辑图。
解：得分院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线 ------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------2、有两片74LVC161集成计数器,其功能表如表1所示。
（1）用反馈清零法构成同步128进制计数器。
（2）用反馈置数法（TC 译码）构成同步128进制计数器。
请给出状态变换和译码的设计过程并画逻辑图。
表1：74LVC161逻辑功能表Y Y Y Y Y Y Y Y A A A E E E 74HC13801234567012123×××××××进预*数计××××↑HHHH*持保×××××L ×H H *持保×××××L H H *D 0D 1D 2D 3D 0D 1D 2D 3↑×L H L L L L L ×××L TC Q 0Q 1Q 2Q 3D 0D 1D 2D 3CP CETCEP位计数预置数据输入时钟使能置清零输出输入其中，0123Q Q Q Q CET Tc ∙=解：（1）CR D D D D Q Q Q Q CP CEPCET TC PE74LV C16101230123CR D D D D Q Q Q Q CP CEPCET TC PE74LV C16101230123（2）CR D D D D Q Q Q Q CP CEPCET TC PE74LV C16101230123CR D D D D Q Q Q Q CP CEPCET TC PE74LV C16101230123表2 74HC138集成译码器功能表输入输出E 32E 1E A 2A 1A 00Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y ⨯H⨯⨯ ⨯ ⨯ H H H H H H H H ⨯⨯ H⨯ ⨯ ⨯ H H H H H H H H L ⨯⨯⨯⨯⨯H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H HLLHHHHHHHHHHL。