第六章 CMOS组合逻辑门的设计

AB
X
Y
A
Y = X if A and B
X
B
Y
Y = X if A OR B
NMOS 管产生 “强” 0 和 “弱” 1
© DEEig1it4a1l Integrated Circuits2nd
6
Combinational Circuits
PMOS管串联/并联连接
PMOS 管像一个反开关，当控制信号为低时闭合，当 控制信号为高时断开。
NMOS only
PUN （上拉网络）和PDN（下拉网络）组成互补逻辑
© DEEig1it4a1l Integrated Circuits2nd
4
Combinational Circuits
阈值对开关的影响
PUN
PDN VDD
VDD
S
D
0 VDD
CL
VDD 0
D
CL
S
VDD VGS
VDD
D
复杂CMOS 门
B
A C
D
OUT = D + A • (B + C) A D
B
C
© DEEig1it4a1l Integrated Circuits2nd
11
Combinational Circuits
如何构成一个复杂CMOS 门
A D
BC
(a) 下拉网络
F SN1
F
A
D
BC
SN4 SN2 SN3
两个版本的 C • (A + B)
A VDD
C
B
X
GND
A
B
C
VDD
X
GND
© DEEig1it4a1l Integrated Circuits2nd
20
Combinational Circuits
棍棒图
A
j
C
B
逻辑路径
X
PUN
C
X = C • (A + B) C
i百度文库
A
B
A B C
X
i
VDD
B jA
© DEEig1it4a1l Integrated Circuits2nd
VDD
NAND2
Out
GND
AB
18
Combinational Circuits
棍棒图
A
j
C
B
X = C • (A + B) C
i
A
B
© DEEig1it4a1l Integrated Circuits2nd
A B C
19
Combinational Circuits
时序电路
Output = f(In)
© DEEig1it4a1l Integrated Circuits2nd
Output = f(In, Previous In)
2
Combinational Circuits
静态 CMOS 设计
在静态电路中，每一时刻每个门的输出 通过一个低阻路径连到电源或地上。同时在 任何时候该门的输出即为该电路实现的布尔 函数值（忽略在切换期间的瞬态效应）。
标准单元版图策略 – 1990s
镜像单元
无布线通道
VDD
VDD
M2
M3
镜像单元 © DEEig1it4a1l Integrated Circuits2nd
GND
GND
15
Combinational Circuits
标准单元
N阱
VDD
Out In
单元边界
GND
© DEEig1it4a1l Integrated Circuits2nd
8
Combinational Circuits
例: NAND
© DEEig1it4a1l Integrated Circuits2nd
9
Combinational Circuits
例: NOR
© DEEig1it4a1l Integrated Circuits2nd
10
Combinational Circuits
S
VGS
S
D
0 VDD - VTn CL
VDD |VTp| CL
© DEEig1it4a1l Integrated Circuits2nd
5
Combinational Circuits
NMOS 管串联/并联连接
一个晶体管可以看成是一个由栅信号空置的开关。当控制信号为高 时NMOS开关闭合，当控制信号为低时则断开。
AB
X A
Y Y = X if A AND B = A + B
X
B Y
Y = X if A OR B = AB
PMOS 管产生 “强” 1和 “弱” 0
© DEEig1it4a1l Integrated Circuits2nd
7
Combinational Circuits
互补CMOS 逻辑
© DEEig1it4a1l Integrated Circuits2nd
动态电路则依赖于把信号值暂时存放在 高阻抗电路结点的电容上。
© DEEig1it4a1l Integrated Circuits2nd
3
Combinational Circuits
静态互补 CMOS
VDD
In1
In2
PUN
InN
In1
In2
PDN
InN
PMOS only F(In1,In2,…InN)
© DEEig1it4a1l Integrated Circuits2nd
13
Combinational Circuits
标准单元版图策略 – 1980s
布线通道 VDD
信号
© DEEig1it4a1l Integrated Circuits2nd
GND
14
Combinational Circuits
CMOS 组合逻辑门
设计
© DEEig1it4a1l Integrated Circuits2nd
1
Combinational Circuits
组合电路与时序电路
Combinational
In
Out Combinational
In
Logic
Out
Logic
Circuit
Circuit
State
组合电路
16
Combinational Circuits
标准单元
VDD
2输入NAND门
VDD
A
B
Out
GND
© DEEig1it4a1l Integrated Circuits2nd
B
A
17
Combinational Circuits
棍棒图
无尺寸约束 仅表示晶体管的相对位置
VDD
反相器
GND
Out In
GND
PDN
© DEEig1it4a1l Integrated Circuits2nd
21
Combinational Circuits
(b) 下拉网络中子网识别
© DEEig1it4a1l Integrated Circuits2nd
VDD
VDD
C A
B
D F
A D
BC
(c) 互补逻辑门
12
Combinational Circuits
单元设计
标准单元
通用逻辑 能够被综合 相同的高度, 可变的宽度
数据通道单元
确定的结构 (算术运算单元) 包含一些连线 确定的高度和宽度