第二章8086习题答案
第二章课后题答案
2-4．8086/8088为什么采用地址/数据引线复用技术？
答：考虑到芯片成本，8086/8088采用40条引线的封装结构。
40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。
2-6. 8086可屏蔽中断请求输入线是什么？“可屏蔽”的涵义是什么？
答：可屏蔽中断请求输入线为INTR；“可屏蔽”是指该中断请求可经软件清除标志寄存器中IF 位而被禁止。
2-8．8086对存储器的管理为什么采用分段的办法？
答：8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围(1MB，20位地址)。
若不用分段方法，16位地址只能寻址64KB空间。
2-12如果段基址为E210H，那么该段的首地址和最高地址各为多少？
答：该段的首地址为E210H*10H=E2100H；最高地址为E210H*10H+64K=E2100H+10000H=F2100H；
2.13(CS)=3100H ,(DS) = 40FFH,两个段空间都为64kB存储单元，问两个段的重叠区为多少个单元，两个段的段空间之和为多少个单元？
答: 两个段的重叠区为（3100H*10H+64K）－（40FFH*10H）=10H个单元;
两个段的段空间之和为(40FFH*10H) －( 3100H*10H) = 50FF0H-31000H=1FFF0H,
即2*64k-10H=20000H-10H=1FFF0H.。
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理课后答案。第二章
13．略。
8．略，见教材P37。
9．在某系统中，已知当前（SS）＝2360H，（SP）＝0800H，那么该堆栈段在存储器中的物理地址范围是什么？若往堆栈中存入20个字节数据，那么SP的内容为什么值？
答：（SS）×10H＋（SP）＝23600H＋0800H＝23E00H，堆栈段在存储器中的物理地址范围是23600H～23E00H。若往堆栈中存入20个字节数据，那么SP的内容为0800H－14H＝07ECH。（20的十六进制为14H）。
10．已知当前数据段位于存储器的B4000H到C3FFFH范围内，则段寄存器DS的内容为多少？
答：段寄存器DS的内容为B4000H。
11．8086系统中为什么一定要有地址锁存器？需要锁存哪些信息？
答：由于8086CPU受芯片封装的限制，只有40个管脚，所以地址线和数据线只能采用复用的方式共同使用某些管脚。对存储器进行访问时，在读取数据或写入数据时，存储器芯片要求在这个过程中地址信息必须稳定提供给存储器，而由于8086CPU地址线和数据线是复用的，就不可能在同一时刻具有地址和数据的两种功能。这就需要在CPU提供地址信息时，将地址锁存起来，以保证下一个时刻当这些复用的管脚起着数据线的功能时，存储器有正确的地址信息。要锁存的信息包括这些复用管脚的地址和BHE等信号。
在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。同时，通过修改段寄存器内容，可达到逻辑段在整个1MB存储空间中浮动。各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠（部分重叠，甚至完全重叠）。采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。
新版汇编语言程序设计【课后习题答案】 钱晓捷 主编 电子工业出版社
新版汇编语言程序设计【课后习题答案】钱晓捷主编电子工业出版社第2章8086的指令系统〔全〕第2章8086的指令系统〔习题2.1〕DS＝2000H、BX＝0100H、SI＝0002H，存储单元[20210H]～[20213H]依次存放12 34 56 78H，[21200H]～[21203H]依次存放2A 4C B7 65H，说明以下每条指令执行完后AX 存放器的内容。
〔1〕mov ax,1200h〔2〕mov ax,bx〔3〕mov ax,[1200h]〔4〕mov ax,[bx]〔5〕mov ax,[bx+1100h]〔6〕mov ax,[bx+si]〔7〕mov ax,[bx][si+1100h]〔解答〕〔1〕AX＝1200H〔2〕AX＝0100H〔3〕AX＝4C2AH ;偏移地址=bx=0100h〔4〕AX＝3412H ;偏移地址=bx=0100h〔5〕AX＝4C2AH ;偏移地址=bx+1100h=1200h〔6〕AX＝7856H ;偏移地址=bx+si=0100h+0002h=0102h〔7〕AX＝65B7H ;偏移地址=bx+si+1100h=0100h+0002h+1100h=1202h〔习题2.2〕指出以下指令的错误〔1〕mov cx,dl〔2〕mov ip,ax〔3〕mov es,1234h〔4〕mov es,ds〔5〕mov al,300〔6〕mov [sp],ax〔7〕mov ax,bx+di〔8〕mov 20h,ah〔解答〕〔1〕两操作数类型不匹配〔2〕IP指令指针禁止用户访问〔3〕立即数不允许传给段存放器〔4〕段存放器之间不允许传送〔5〕两操作数类型不匹配〔6〕目的操作数应为[ SI ]〔7〕源操作数应为[BX+DI]〔8〕立即数不能作目的操作数〔习题2.3〕数字0 ~ 9对应的格雷码依次为：18H、34H、05H、06H、09H、0AH、0CH、11H、12H、14H，它存在于以table为首地址〔设为200H〕的连续区域中。
微机原理与接口技术(楼顺天第二版)第二章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第2章 8086CPU 的结构与功能2.1 答：微处理器内部结构由四部分组成：（1）算术逻辑运算单元ALU ：完成所有的运算操作； （2）工作寄存器：暂存寻址信息和计算过程中的中间结果；（3）控制器：完成指令的读入、寄存和译码，并产生控制信号序列使ALU 完成指定操作； （4）I/O 控制逻辑：处理I/O 操作。
2.2 答：微处理器级总线有三类：（1）数据总线：传送信息；（2）地址总线：传送地址码；（3）控制总线 传送控制信号。
2.3 答：地址码只能由CPU 生成。
而数据需要在CPU 和存储器之间传输。
2.4 答：8086CPU 对存储器按20位地址编址，从00000H~FFFFFH ；IO 端口按16位编址，从0000H~FFFFH 。
为独立编址方式。
统一编址优点为存储器与I/O 端口访问指令一致，寻址方式多，缺点是I/O 端口地址占用了一定范围的存储器地址；独立编址的优点是存储器与I/O 端口有各自的地址，缺点是需要有专门的指令，使得指令系统复杂。
2.5 8086CPU 按内部功能可分为BIU 和EU 两部分。
BIU 主要完成取指令、存储数据操作；EU 的功能是执行指令规定的操作。
EU 和BIU 可以独立、并行执行，但相互之间会有协作。
当指令队列中还没有指令时，EU 处于等待状态，当EU 执行指令需要访问存储器或I/O 端口时，BIU 应尽快完成存取数据的操作。
2.6 答：8086CPU 内部有14个16位寄存器，其中8个通用寄存器（4数据寄存器AX 、BX 、CX 、DX ，4地址指针/变址寄存器SI 、DI 、SP 、BP ），4个段寄存器（CS 、DS 、ES 、SS ），2个控制寄存器（指令指针IP ，微处理器状态字PSW ）。
应该注意的是：可以在指令中用作为地址指针的寄存器有：SI 、DI 、BP 和BX ；在微处理器状态字PSW 中，一共设定了9个标志位，其中6个标志位用于反映ALU 前一次操作的结果状态（CF ，PF ，AF ，ZF ，SF ，OF ），另3个标志位用于控制CPU 操作（DF ，IF ，TF ）。
微机原理第2章作业及答案
第2章 8086微处理器及其系统习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理课后题答案第二章
微机原理课后题答案第二章第二章1. 8086CPU 内部由哪两部分组成？它们的主要功能是什么？答：8086CPU 内部由执行单元EU 和总线接口单元BIU 组成。
主要功能为：执行单元EU 负责执行指令。
它由算术逻辑单元(ALU)、通用寄存器组、16 位标志寄存器(FLAGS)、EU 控制电路等组成。
EU 在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令所需要的控制信息。
数据在ALU 中进行运算，运算结果的特征保留在标志寄存器FLAGS 中。
总线接口单元BIU 负责CPU 与存储器和I／O 接口之间的信息传送。
它由段寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。
2. 8086CPU 中有哪些寄存器？各有什么用途？答：8086CPU 内部包含4 组16 位寄存器，分别是通用寄存器组、指针和变址寄存器、段寄存器、指令指针和标志位寄存器。
（1）通用寄存器组包含4 个16 位通用寄存器AX、BX、CX、DX，用以存放普通数据或地址，也有其特殊用途。
如AX（AL）用于输入输出指令、乘除法指令，BX 在间接寻址中作基址寄存器，CX 在串操作和循环指令中作计数器，DX 用于乘除法指令等。
（2）指针和变址寄存器BP、SP、SI 和DI，在间接寻址中用于存放基址和偏移地址。
（3）段寄存器CS、DS、SS、ES 存放代码段、数据段、堆栈段和附加段的段地址。
（4）指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。
（5）标志寄存器Flags 用来存放运算结果的特征。
3. 8086CPU 和8088CPU 的主要区别是什么？答：8088CPU 的内部结构及外部引脚功能与8086CPU 大部分相同，二者的主要不同之处如下：（1）8088 指令队列长度是4 个字节，8086 是6 个字节。
（2）8088 的BIU 内数据总线宽度是8 位，而EU 内数据总线宽度是16 位，这样对16 位数的存储器读/写操作需要两个读/写周期才能完成。
微机原理第2章习题答案
第2 章习题参考答案1 8086CPU 由哪两局部构成它们的主要功能是什么？答：8086CPU由两局部组成：指令执行部件(E U，E x e c u t i o n U n i t)和总线接口部件(B I U，B u s I n t e r f a c e U n i t)。
指令执行部件〔EU〕主要由算术逻辑运算单元(A L U),标记存放器F R,通用存放器组和 EU 限制器等 4 个部件组成。
其主要功能是执行指令。
总线接口部件(B I U)主要由地址加法器, 专用存放器组,指令队列和总线限制电路等4 个部件组成。
其主要功能是形成访问存储器的物理地址, 访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数参与 EU 运算或存放运算结果等。
2．8086C P U预取指令队列有什么好处？8086CPU 内部的并行操作表达在哪里？答：8086CPU 的预取指令队列由 6 个字节组成。
根据 8086CPU 的设计要求，指令执行部件〔EU〕在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在 CPU 内部，EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作表达在指令执行的同时，待执行的指令也同时从内存中读取并送到指令队列。
3.8086CPU 中有哪些存放器？各有什么用途？答：CPU 有 14 个内部存放器，可分为 3 大类：通用存放器,限制存放器和段存放器。
通用存放器是一种面对存放器的体系构造，操作数可以直接存放在这些存放器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
指令执行部件〔EU〕设有 8 个通用存放器：AX：累加器，一般用来存放参与运算的数据和结果，在乘,除法运算,I/O操作,BCD 数运算中有不可替代的作用BX：基址存放器，除可作数据存放器外，还可放内存的逻辑偏移地址CX：计数存放器，既可作数据存放器，又可在串指令和移位指令中作计数用DX：DX 除可作通用数据存放器外，还在乘, 除法运算,带符号数的扩展指令中有特别用途源变址存放器SI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在 DS 存放器中，也可放数据目标变址存放器D I：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在 DS 存放器中，也可放数据基址指针 BP：用于存放内存的逻辑偏移地址，隐含的逻辑段地址在 SS 存放器中堆栈指针 SP：用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在 SS 存放器中限制存放器包括指令指针存放器I P和标记存放器F L A G：I P 用来指示当前指令在代码段的偏移位置。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微机原理第二章习题与分析解答1．单项选择题（1）8086工作最大方式时应将引脚MN/MX接（）A．负电源 B.正电源 C.地 D.浮空分析：8086规定工作在最小方式下MN/MX接+5V，工作在最大方式下MN/MX 接地。
答案：C（2）8086能寻址内存储器的最大地址范围为（）A．64KB B.1MB C.16MB D.16KB分析：8086有A0~A1920条地址总线，220=1MB。
答案：B（3）在总线周期，8086CPU与外设需交换（）A．地址信息 B.数据信息 C.控制信息 D.A、B、C分析在总线周期，CPU必须发出地址信息的控制信息以后，才能实现与外设进行交换数据。
答案：D（4）8086用哪种引脚信号来确定是访问内存还是访问外设（）A．RD B.WR C.M/IO D.INTA分析：引脚信号M/IO是Memory or Input Output的缩写，当M/IO=0时，用以访问外设；当M/IO=1，用以访问外设。
答案：C（5）在8086指令系统中，下列哪种寻址方式不能表示存储器操作数（）A．基址变址寻址B.寄存器寻址C.直接寻址D.寄存器间接寻址分析：8086指令系统共有七种寻址方式，只有立即寻址方式和寄存器寻址方式不是表示存储器操作数的。
答案：B（6）当CPU时钟频率为5MHz，则其总线周期（）A．0．8 s B.500ns C.200ns D.200μs分析：时钟周期T=1/ƒ=200ns,而一个总路线周期通常由4个T状态组成，有4╳T=4╳200ns=0.8μs.答案：A（7）8086工作在最大方式下，总路线控制器使用芯片（）A．8282 B.8286 C.8284 D.8288分析：在最大方式下，系统中主要控制信号是由总路线控制器产生，而只有芯片8288才有这方面的功能。
答案：D（8）取指令物理地址=（）A．（DS）╳10H+偏移地址 B.（ES）╳10H+偏移地址C．（SS）╳10H+（SP） D.（CS）╳10H+（IP）分析：每当8086CPU取指令时，总是根据CS：IP的所指的存贮单元去取指令。
答案：D（9）一个数据的有效地址是2140H、（DS）=1016H，则该数据所在内存单元的物理地址为（）Ａ.１２３００H B.122AH C.02156H分析：存贮器操作数的物理地址计算方法为：（DS）╳10H+有效地址，即1016H ╳10H+2140H=122A0H答案：B（10）在8086中用一个总路线周期访问内存，最多能读/写（）字节。
A．一个 B.2个 C.3个 D.4个分析：8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数答案：B(11)下列哪条指令可以实现对I/O端口进行写操作( )A.OUT BL, ALB.OUT BX,ALC.OUT 100H,ALD.OUT DX,AL分析:在输出指令中,目标操作数只能为DX,或小于等于0FFH的端口地址.答案:D(12)下列哪条指令访问I/O端口进行读操作操作是合法( )A.IN AL, BXB.IN AL, 100C.IN AL, BLD. IN DX, AL分析:在输入指令中,源操作数只能是DX,或小于等于0FFH的端口地址.答案:B(13)8086CPU在进行I/O写操作时,M/IO和DT/R引脚信号必须是( )A.00B.01C.10D.11分析:M/IO为控制访问内存/外设信号,当M/IO=0时,才可对I/O端口操作.DT/R为控制访问内存/外设信号,当DT/R=1时,才可对I/O端口操作.答案:B(14)8086CPU组成的微机系统的数据总线是（）A.8条意向线B.8条双向线C.16条意向线D.16条双向线分析：8086与8088之间最大的区别在于前者为16条数据线，后者是8条数据线，而系统的数据总线总是双向的。
答案：D（15）8088工作于最小模式，其地址总线需要（）A.1片8282B.2片8282C.3片8282D.4片8282分析：8088和8086一样均有20条地址线，而一片8282，只能锁存8位地址信号，所以要用3片8282.答案：C2.多项选择题（1）8086/8088CPU的执行部件EU由（）组成。
A.通用寄存器B.段寄存器C.标志寄存器（ER）D.ALUE.EU控制系统分析：本题是要识记EU的功能和组成答案：A、C、D、E（2）在8086/8088最小方式下，可选择的必要芯片是（）A.74LS373B.8288C.8255D.74LS245分析：8086/8088最小方式下的基本配置需要时钟信号发生器，地址锁存器和数据收发器。
74LS373可代替8282地址锁存器，74LS245可代替8286数据收发器。
答案：A、D、E（3）8086的一个总线周期，可以传输（）字节数据。
A.一个B.二个C.三个D.四个E.六个分析：8086有16条数据总线D0~D15,只能进行8位或18位数据的传输，而在一个总线周期只能进行一次数据传送。
答案：A、B（4）8086工作在最大方式对存储器进行读操作所涉及到的信号（）A.MWTC=1B.MRDC=0C.IOWC=1D.IORC=1E.DT/R=0分析：CPU对存储器进行读操作时，控制信号MRDC=0相当于最小模式RD=0和M/IO=1作用。
而DT/R=0作为选通接收（读操作）信号答案：B、E（5）在8086/8088指令系统中，可以用来访问存贮器操作数的有（）A.直接寻址方式B.寄存器寻址方式C.寄存器间接寻址方式D.寄存器相对寻址方式E.基址加变址寻址方式分析：8086/8088指令系统一共有6种寻址方式，只有立即建起和寄存器寻址不能访问存贮器操作数，其余都是访问存贮器操作数。
答案：A、C、D、E（6）CPU与外设之间交换信息，一般有（）A.地址信息B.数据信息C.控制信息D.状态信息E.中断类型码分析：略答案：B、C、D（7）8086/8088CPU 工作在最小方式对存贮器进行写操作有关的控制信号（）A．M/IO B.WR C.ALE D.INTA E.ET/R分析：8086/8088CPU对内在写操作发的控制信号主要有M/IO、WR、ALE、DEN、DT/R。
答案：A、B、C、D(8)最大方式下，8086系统的基本配置需要（）A.8282B.8284C.8286D.8288E.8255分析：略答案：A、B、C、D（9）8086CPU为总线控制器8288提供的总线周期状态信号有（）A.S0 B.S1C.S2D.S3E.S4分析：略答案：A、B、C3.填空题（1）8086/8088CPU主要由_________________两大部件组成。
分析：8086/8088CPU结构特点就是CPU分成两个独立的功能部件，即总线接口部件和执行部件。
答案：BIU、EU（2）微处理器8086的地址总线为_________________位，可直接寻址空间为_________________字节。
分析：8086芯片上有20条地址引脚 AD0~AD19，则可传送20位地址信息。
在地址总线上有多少个不同状态，就能够直接寻址多少个字节存贮空间即2n个字节，n为地址总线数目。
答案：20 220=1M（3）在一个基本总线周期，当外设不能及时配合8086CPU传送数据时，将通过引脚线向CPU发出信号，CPU将在_________________状态之后插入_________________状态。
分析：8086CPU在总线周期与外设或内在交换数据时，在T3开始都要对Ready信号进行采样，若Ready=0，则CPU将插入等等周期TW。
答案：READY=0 T3 TW(4)8086/8088工作在最大方式下通过_________________引脚线，向8288总线控制器传送当前总线周期中所进行的总线操作类型。
分析：在最大方式下，系统的主要控制信号是由8288产生，而它的输入则是来自8086/8088CPU的引脚信号S0、S1、S2。
答案：S0、S1、S2（5）8086CPU从_________________引脚接收可中断请求信号，若标志位IF=1，则CPU在结束当前指令后，从_________________引脚发出中断响应信号。
分析：CPU在符合响应中断请求条件下，收到INTR信号后，会发现INTA信号，它们是一对“请求”、“应答”信号。
答案:INTR INTA（6）在一个基本总线周期，8086引脚A19 S6~A16/S3在_________________输出地址信息，在_________________输出状态信息。
分析：8086CPU在总线周期进行读/写操作时，首先要将访问的地址信号送入总线，然后再将相应的状态信号送入总线，A19 S6~A16/S3是分时复用总线。
答案：T1 T2、T3、T4（7）8086在最小方式下的主要操作有：复位、总线保持响应、中断响应、_____________、_____________等。
分析：在教材P24页，共给出七种操作，而存储器读或写和I/O读或写是二种主要的总线操作。
答案：存储器读或写I/O读或写（8）在一个总线周期，8086CPU要完成与外设或存储器进行16位数据的交换，此时引脚信号BHE＝_____________，A＝_____________。
分析：BHE=0，允许D8~D15传输数据，A=0，允许D7~D0传输数据，这样16位数据才能同时在D0~D15上传输。
答案：0 0（9）80386和80486均为_____________位微处理器，但80486与80386相比，除工作速度提高外，在片内还有_____________和_____________部件。
答案：32 FPU（浮点处理部件）Cache（高速缓冲存储器）（10）Pentium、Pentium Pro、Pentium MMX这三种处理器的中文名分别是_____________、_____________、_____________。
答案:奔腾高能奔腾多能奔腾4.判断改错题（1）将CPU、内存今朝器、接口电路、系统总线及相应的外围设备和电源合起来就构成微型计算机系统。
答案：改正：将CPU、内存储器、接口电路、系统总线及相应的外围设备和电源再加上所需要的软件才能构成微机系统。
（2）8086中的总线接口部件BIU和执行部件EU二者可以并行工作。
（）答案：√（3）80888和8086一样都是使用地址/数据分时复用总线AD0~AD15。
（）答案：╳改正8086使用地址/数据分时复用总线AD0~AD15，而8088使用AD~AD7。
（4）8086/8088CPU响应NMI时由外设提供中断类型码。
（）答案：╳改正：8088/8086CPU响应NMI时，不是由外设提供中断类型码。