高精度SigmaDelta调制器的研究与设计
高精度sigma-deltaad转换技术研究与实现
独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。
据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其它人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。
与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。
签名：日期：年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。
本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。
（保密的学位论文在解密后应遵守此规定）签名：导师签名：日期：年月日摘要摘要Sigma-Delta 模数转换器采用过采样和噪声整形技术，使得信带内的量化噪声功率受到抑制，并用数字滤波器来滤除带外的量化噪声和电路噪声，因此把负担转移到鲁棒性更强的数字电路。
Sigma-Delta模数转换器在提高了转换器的信噪比和动态范围的同时，非常大程度上降低了对模拟电路精度的要求。
相对于其他奈奎斯特数据转换器，由于其特有的高动态范围和鲁棒性，Sigma-Delta技术在低频、音频等众多领域有着非常广泛的应用。
本文主要是基于“超高精度A/D转换器新结构研究”中的研究成果，阐述了Sigma-Delta技术的基本原理及高精度Sigma-Delta模数转换器设计的关键技术。
在理论推算和仿真结果的基础上比较多种高精度Sigma-Delta转换器结构，指出了各种技术的局限性及其解决方案。
本文设计了SIMULINK平台上Sigma-Delta模数转换器的行为级模型，不仅包含了理想调制器和滤波器的模型，还对实际电路特别是模拟电路的非理想特性进行了建模，借此分析实际电路对Sigma-Delta 模数转换器的性能的影响，并通过仿真确定对各电路模块的性能要求。
高精度3阶delta-sigma调制器的设计
高精度3阶delta-sigma调制器的设计0 引言模数转换器(ADC)在信号处理中起了一个非常重要的作用。
在数字音频、数字电视、图像编码及频率合成等领域需要大量的数据转换器。
由于超大规模集成电路的尺寸和偏压不断减小，模拟器件的精度和动态范围也不断降低，对于实现高分辨率的ADC是一种挑战。
高阶多位Delta-sigma ADC由于不需要采样保持电路，电路规模小，可以实现较高的分辨率，因此在实际中得到广泛的应用。
Delta-sigma ADC采用过采样技术和噪声整形技术相结合，对量化噪声双重抑制，从而实现高精度模数转换。
在实际的设计中需要根据设计指标稳定性和动态范围等进行折衷。
要实现大的动态范围，就需要较高的过采样率和多位量化器。
为了保持高阶DSM的稳定性就需要使用多位量化器，而多位量化器会增加后续内部ADC的设计难度。
因此，必须仔细选择过采样率和量化器的位数，以实现预期的性能指标。
本文提出一种三阶单环局部反馈的Delta-sigma调制器结构，利用Richard Schreier 的Matlab Delta-sigma调制器设计工具包，推导调制器传输函数，并对系数进行优化，使用Verilog硬件语言对调制器进行行为级建模。
调制器的信号带宽为32．8kHz，过采样率为128，工作时钟8．4MHZ，精度16位，可以达到145dB以上的SNR。
1 Delta-sigma调制器的原理和结构△-∑调制技术来自高分辨率的A／D、D／A变换器中的过取样△-∑转换技术，利用经典自动控制理论中负反馈概念，通过反馈环来提高量化器的有效分辨率并整形其量化噪声。
在对信号进行过取样后，噪声功率谱幅度降低，并通过一个对输入呈低通而对量化噪声呈现高通的噪声整形器，将量化噪声功率的绝大部分移到信号频带之外，从而可通过滤波有效地抑制噪声。
Delta-sigma调制器的仿真模型可以用图1来表示。
该系统是一个双端输入、单端输出的线性系统，系统的一个输入为外部输入信号U，另一个输入为量化器的反馈V，输出则是量化器的输入Y。
高性能sigmadelta调制器研究及实现
layout of modulator is designed in Virtuoso environment, and it is verified by Calibre.
When adding a sine wave with frequency of 20KHz and amplitude of 0.75V, the
图 1-2 ADC 的结构框图
Nyquist转换器指采样频率是信号频率两倍的转换器，其主要的特征是：采样速率 和转换速率相同。转换速率、分辨率和功耗是ADC中最为重要的性能指标，这三个指 标相互联系、相互制约，因此，很难用某一个指标来衡量ADC性能的好坏。有些文章 [3~4]提出了下述表达式：
FOM
Sigma Delta modulators and the design flow of high-performance modulators are firstly
provided, and then noise transfer function (NTF) of modulator is optimally designed,
application of mixed signal interfaces due to low sensitivity to analog component
imperfections and easy implementation in standard CMOS technologies.
In this thesis, the methodology of Top-Down design is adopted. Basic knowledge of
Noise transfer function
Macro-model
用于音频的高精度Sigma-Delta调制器的研究与设计
摘 要本论文对用于音频的四阶单比特开关电容Sigma-Delta调制器的整个设计过程进行了研究。
首先，调制器采用了输入前馈结构，调制器中有一条从输入到量化器的信号通路，这样输入信号成分将不再出现在环路滤波器中，积分器的输出摆幅就不用像反馈结构那样大，即减小了对积分器输出摆幅的要求。
由于这个优点，调制器的功耗可以较小。
为达到18位有效分辨率ADC的要求，本文选定了合适的调制器阶数、过采样率、量化器位数等。
由于单环结构对模拟电路非理想性和器件失配的不敏感，设计中采用了单环结构来实现四阶调制器。
然后，利用Delta-Sigma Toolbox对设计的调制器进行了理想系统和非理想系统建模，并在Matlab/Simulink环境下进行了仿真，结果显示设计的的调制器在输入信号带宽20 kHz，采样频率5.12MHz时，可达到118.4dB的信噪失真比。
其次，本文对Sigma-Delta调制器的开关电容电路实现进行了分析和设计。
设计的调制器在SMIC 0.18μm 1P6M CMOS工艺条件下实现，包括四个由全差分跨导运算放大器OTA构建的开关电容积分器、一个动态比较器、反馈DAC、两相非交叠时钟电路和带隙基准电压源等模块。
同时，本文还完成了调制器的版图设计。
经Cadence/Spectre仿真器仿真，结果显示调制器各模块性能良好，整体调制器电路可达到108.5dB的SNDR和17.72bits的ENOB。
设计的单环四阶开关电容Sigma-Delta调制器采用SMIC 0.18μm 1P6M CMOS工艺设计实现，采用CRFF结构、一位量化、128的过采样率。
该调制器在输入信号带宽20kHz、采样频率5.12MHz、电源电压1.8 V条件下，SNDR可达到108.5dB，功耗仅3.28mW，适用于音频领域和其他的便携式设备。
关键词：Sigma-Delta调制器；开关电容技术；高精度；音频应用；AbstractIn this thesis, the complete design procedure of a fourth-order single-bit switched-capacitor Sigma-Delta modulator for audio application is presented.Firstly, the input-feedforward topology which has an extra signal path from the input of the modulator to the quantizer is employed, as a result, the signal component will not appears in the loop filter and the voltage swings of integrators do not need to be so large as the feedback topology modulator. Due to this advantage, the power of modulator could be smaller. Then the order of modulator, the oversampling ratio, bits of quantizer are established to meet the requirements of 18-bits ENOB of ADC. A single-loop architecture which is not sensitive to analog non-idealities and component mismatch is adopted. The behavioral model, with and without non-idealities, of modulator is builted with Delta-Sigma Toolbox, and the behavioral simulation results of designed modulator in Matlab/Simulink indicate that the modulator could achieve 118.4dB SNDR(signal to noise and distortion ratio) in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz.Secondly, the switched-capacitor circuit implementation of Sigma-Delta modulator is analysed and designed. The modulator is implemented in SMIC 0.18μm 1P6M CMOS process, which includes four SC integrators builted with fully differential OTA, a dynamic comparator, feedback DAC, two phases non-overlapping clock circuit and bandgap voltage reference etc. Then the layout of the modulator is also accomplished. Simulated with Cadence/Spectre simulator, performance of all modules is good and the whole modulator circuit achieves 108.5dB SNDR, 17.72bits ENOB.In conclusion, the desiged single-loop fourth-order SC Sigma-Delta modulator implemented in SMIC 0.18μm 1P6M CMOS process is presented in this thesis. The CRFF topology, 1-bit quantizer, 128 OSR are adopted in this modulator, the simulation results demonstrate that the modulator can achieve 108.5dB SNDR in a signal bandwidth of 20kHz with a sampling frequence of 5.12MHz and 1.8V supply, and the power is only 3.28mW, which is applicable to audio application and other portable devices.KeyWord: Sigma-Delta Modulator; switched-capacitor technology; high resolution; audio application;目 录摘要 (I)Abstract (II)第一章绪论................................................................................................................- 1 - §1.1 研究背景、现状及研究意义........................................................................- 1 - §1.2 本文的主要工作及内容安排........................................................................- 3 - 第二章Sigma-Delta调制器的基本原理.....................................................................- 5 - §2.1 奈奎斯特率ADC与过采样ADC................................................................- 5 - §2.2 量化误差与Sigma-Delta ADC关键技术.....................................................- 6 - §2.2.1 量化误差.............................................................................................- 6 - §2.2.2 过采样（oversampling）....................................................................- 8 - §2.2.3 噪声整形（noise shaping）................................................................- 9 - §2.3 Sigma-Delta 调制器体系结构.....................................................................- 11 - §2.3.1 一阶Sigma-Delta调制器..................................................................- 11 - §2.3.2 二阶Sigma-Delta调制器..................................................................- 13 - §2.3.3 高阶单环Sigma-Delta调制器..........................................................- 15 - §2.3.4 MASH结构Sigma-Delta调制器.......................................................- 16 - §2.3.5 多位量化Sigma-Delta调制器..........................................................- 17 - §2.4 Sigma-Delta调制器的性能指标..................................................................- 18 - §2.5 小结............................................................................................................- 19 - 第三章Sigma-Delta调制器系统级设计与仿真........................................................- 20 - §3.1 结构选择及参数确定.................................................................................- 20 - §3.1.1 过采样率选择...................................................................................- 21 - §3.1.2 量化器位数选择...............................................................................- 21 - §3.1.3 调制器阶数选择...............................................................................- 21 - §3.1.4 结构选择...........................................................................................- 22 - §3.2 调制器中各系数的确定.............................................................................- 26 - §3.3 理想系统仿真.............................................................................................- 31 - §3.4 Sigma-Delta调制器非理想性分析..............................................................- 33 - §3.4.1 积分器的非理想性............................................................................- 33 - §3.4.2 开关非理想特性...............................................................................- 35 - §3.4.3 噪声分析...........................................................................................- 37 - §3.5 非理想系统仿真.........................................................................................- 40 -§3.6 小结............................................................................................................- 42 - 第四章Sigma-Delta调制器电路级设计与仿真.......................................................- 43 - §4.1 开关电容积分器的设计.............................................................................- 44 - §4.1.1 积分器中运算放大器的设计............................................................- 45 - §4.1.2 开关电容积分器中开关的选择........................................................- 50 - §4.2 一位量化器的设计.....................................................................................- 51 - §4.3 反馈DAC的设计.......................................................................................- 52 - §4.4 两相非交叠时钟的设计.............................................................................- 53 - §4.5 带隙基准电压源的设计.............................................................................- 54 - §4.6 调制器整体电路仿真.................................................................................- 58 - §4.7 小结............................................................................................................- 59 - 第五章Sigma-Delta调制器版图设计.......................................................................- 60 - §5.1 版图设计考虑.............................................................................................- 60 - §5.2 调制器版图设计.........................................................................................- 61 - §5.3 小结............................................................................................................- 65 - 第六章总结与展望...................................................................................................- 66 - §6.1 论文工作总结......................................................................................- 66 - §6.2 工作展望..............................................................................................- 66 - 参考文献....................................................................................................................- 68 - 致谢..........................................................................................................................- 72 - 作者在攻读硕士期间主要研究成果..........................................................................- 73 -第一章绪论第一章 绪论§1.1 研究背景、现状及研究意义现代社会中，电子产品充斥着人们生活的角角落落。
高速宽带连续型SigmaDelta调制器的研究与设计
高速宽带连续型SigmaDelta调制器的研究与设计华中科技大学硕士学位论文高速宽带连续型SigmaDelta调制器的研究与设计姓名：许金波申请学位级别：硕士专业：微电子学与固体电子学指导教师：陈晓飞2011-01-17华中科技大学硕士学位论文摘要Sigma Delta调制器使用过采样技术与量化噪声整形相结合的方法，使高精度ADC的设计成为可能。
而在对信号带宽要求较高的领域，如无线通讯等，离散型Sigma Delta调制器的设计变得更为困难。
而连续时间架构降低了对各模块设计指标的需求，从而广泛地应用于兆赫信号带宽的低功耗ADC设计中。
本文首先介绍了Sigma Delta调制器的基本原理，着重分析了离散时间与连续时间Sigma Delta调制器之间的区别；针对兆赫信号带宽高速ADC设计，完成了系统级设计与分析以及电路级实现。
在系统级设计方面，主要工作包括：在理论分析的基础上，选择三阶一位量化连续时间Sigma Delta调制器架构；在离散域进行调制器的建模，主要包括噪声传递函数的设计与优化、离散域Simulink建模与仿真，然后采用脉冲恒定变换原理将离散域环路方程变换至连续域，并重点分析了由变换所引入的DAC 非理想因素；依据对环路滤波器非理想因素的分析，定义各模块的设计指标。
在电路实现方面，调制器的放大器电路采用低压共源共栅偏置、增益提高技术与连续时间共模反馈相结合的结构以实现低功耗、高增益和宽带宽；比较器电路采用增加额外正反馈的方法，在降低比较器功耗的同时，提高了比较的速度；最后对调制器进行仿真分析，各项指标满足设计要求，并进行了版图设计与验证。
本文的设计采用SMIC 0.18 μm CMOS工艺，在Cadence环境下，对各模块电路及调制器整体电路进行仿真分析。
结果显示，在输入信号幅度为0.5 V，频率分别为500 KHz及1.5 MHz两种情况下，后端仿真SNR分别达到68.7 dB 及68.6 dB，有效位分别达到11.13 bits及11.11 bits，功耗仅为1.8 mW。
高精度低功耗音频Sigma-Delta调制器设计的开题报告
高精度低功耗音频Sigma-Delta调制器设计的开题报告一、研究背景和意义随着无线通信和数字音频技术的不断发展，人们对数字信号处理和音频技术的要求越来越高。
其中，音频信号的数字化处理是必不可少的环节。
而低功耗、高精度的音频Sigma-Delta调制器则是实现音频数字化处理的重要组成部分。
因此，对高精度低功耗音频Sigma-Delta调制器的研究与设计具有重要的研究意义和应用价值。
二、研究现状目前，针对音频Sigma-Delta调制器的研究主要集中在其工作原理、性能优化和设计方法等方面。
其中，关于低功耗音频Sigma-Delta调制器的研究主要集中在降低功耗和提高精度两个方向。
在降低功耗方面，研究者主要采用以下几种方式：降低运算精度、采用超低功耗电路、采用自适应算法等。
在提高精度方面，研究者主要采用以下几种方式：采用更高位数的Delta-Sigma结构、优化滤波器的性能、精细设计反馈路径等。
三、研究内容和方法本课题将研究高精度低功耗音频Sigma-Delta调制器的设计过程和设计方法。
研究内容主要包括以下几个方面：1. Sigma-Delta调制器的基本原理和工作模式研究；2. 分析Sigma-Delta调制器的误差来源及其影响因素；3. 研究实现低功耗和高精度的设计方法和技术；4. 利用Verilog HDL进行Sigma-Delta调制器的仿真和验证；5. 提出一种高精度低功耗Sigma-Delta调制器的设计方案。
研究方法主要采用文献调研、仿真分析、实验验证等方法。
四、预期成果和意义本课题预期能够设计出一种高精度低功耗的音频Sigma-Delta调制器，具有以下特点：可支持高质量的数字音频处理；达到极低的功耗水平；具有较高的运算精度。
这将有助于提高数字音频处理的性能和效率，为数字音频技术的应用发展提供重要的技术支撑。
高精度Sigma-Delta调制器的研究与设计的开题报告
高精度Sigma-Delta调制器的研究与设计的开题报告1. 研究背景Sigma-Delta调制器是一种高精度的模数转换器，具有高分辨率、高抗噪声等优点，在信号采集、音频处理等领域得到了广泛应用。
随着科技的不断进步和电路设计技术的不断发展，Sigma-Delta模数转换器的性能和效率得到了进一步提高，对其研究和设计成为了近年来电路设计领域的热点之一。
2. 研究目的本课题旨在研究高精度Sigma-Delta调制器的工作原理、设计方法和优化策略，通过仿真和实验验证，探索提高其性能和效率的途径，为其应用提供技术支持和实现方案。
3. 研究内容本课题的研究内容包括以下方面：（1） Sigma-Delta调制器的工作原理及其特点分析。
（2） Sigma-Delta调制器的设计流程和方法，包括基于增益裕度方法的系统级设计、基于非线性建模的电路级设计和基于自适应校正的调制器设计。
（3） Sigma-Delta调制器的仿真和实验验证，考虑到调制器对高精度和稳定性的要求，进行性能和功耗的测试，比较设计方案的优缺点。
（4） Sigma-Delta调制器的优化策略，包括降低功耗、提高精度和减小失调等方面。
4. 研究方法本课题主要采用以下方法进行研究：（1）文献调研法，分析已有Sigma-Delta调制器设计的优缺点，并阅读相关论文，了解最新的研究进展和趋势。
（2）仿真分析法，使用软件仿真工具进行调制器设计的仿真分析，并对不同设计方案的仿真结果进行对比，确定最终设计方案。
（3）实验测试法，通过电路实验测试和数据分析来验证和补充设计方案的仿真分析，对性能和功耗等进行实际测试和比较分析。
（4）统计分析法，对实验结果进行统计分析、数据处理和结果展示，得出结论并提出优化建议。
5. 研究意义本课题的研究结果能够提高高精度Sigma-Delta调制器的稳定性、可靠性和精度，为其在音频处理、信号采集、数字通信等领域的应用提供技术支持和实现方案。
高性能sigma-delta ADC的设计与研究
高性能sigma-delta ADC的设计与研究高性能sigma-delta ADC的设计与研究摘要：本文主要介绍了高性能sigma-delta ADC的设计与研究。
首先，对sigma-delta ADC的工作原理进行了简要介绍，然后详细阐述了其关键设计要点，包括过采样率、模数转换器、数字滤波器和数字解调器等。
接着，针对高性能ADC的要求，提出了相应的优化策略，如噪声抑制和线性度提高等。
最后，通过仿真实验验证了所提出的设计与优化策略的有效性。
关键词：sigma-delta ADC；过采样率；模数转换器；数字滤波器；数字解调器；噪声抑制；线性度1. 引言随着信息技术的快速发展，高性能模拟到数字转换器（ADC）在各种应用中的需求越来越大。
sigma-delta ADC因其高精度、低功耗和强适应性等特点而受到了广泛关注。
本文将重点研究高性能sigma-delta ADC的设计与优化策略。
2. sigma-delta ADC的工作原理与结构sigma-delta ADC采用了过采样率高、模数转换器复杂、滤波和解调部分数目少的结构。
其基本工作原理是将模拟输入信号通过模数转换器近似描述成二进制比特流，然后通过数字滤波器和数字解调器将转换结果进行滤波和重构。
由于这种结构的特点，sigma-delta ADC能够在较高的噪声下实现高分辨率的模数转换。
3. 高性能ADC的设计要点（1）过采样率的选择：过采样率是sigma-delta ADC性能的关键因素之一。
适当增大过采样率能够减小量化误差，提高系统的信噪比。
但过大的过采样率会增加系统的复杂度和功耗。
因此，在设计过程中需要综合考虑各种因素，选择合适的过采样率。
（2）模数转换器的设计：模数转换器的设计是整个sigma-delta ADC的核心之一。
其性能直接影响了系统的动态范围和信噪比。
常用的模数转换器有二阶和三阶结构，可以根据应用要求进行选择。
（3）数字滤波器的设计：数字滤波器负责抑制量化噪声和滤除带外信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
●
作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集
体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任
由本人承担。
学位论文作者签名：
年月
日
南开大学学位论文使用授权书
Ｓｉｇｍａ．Ｄｅｌｔａ ｔｅｃｈｎｏｌｏｇｙ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｂｙ ｃｏｍｐａｒｉｎｇ ｗｉｔｈ Ｎｙｑｕｉｓｔ ｒａｔｅ ａｎｄ ｏｖｅｒｓａｍｐｌｉｎｇ ｃｏｎｖｅｒｔｅｒ．Ｔｈｅｎ ａ ｎｅｗ Ｃａｓｃａｄｅｄ Ｓｉｇｍａ—Ｄｅｌｔａ ｍｏｄｕｌａｔｏｒ ｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｍｕｌｔｉ．ｂｉｔ ｑｕａｎｔｉｚｅｒｓ ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｓｉｎｇｌｅ—ｂｉｔ ｆｅｅｄｂａｃｋ ｉｓ ｐｒｅｓｅｎｔｅｄ，ａｎｄ ｓｈｏｗｎ ｔｏ ｈａｖｅ ｓｅｖｅｒａｌ ｓｉｇｎｉｆｉｃａｎｔ ａｄｖａｎｔａｇｅｓ ｔｈａｔ ｍａｋｅ ｉｔ ｓｕｉｔａｂｌｅ ｆｏｒ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｏｐｅｒａｔｉｏｎ
ｃｏｎｖｅｒｔｅｒｓ（ＡＤＣ），ａｃｔｉｎｇ ａｓ ａ ｎｅｃｅｓｓａｒｙ ｂｒｉｄｇｅ ｂｅｔｗｅｅｎ ａｎａｌｏｇ ａｎｄ ｄｉｇｉｔａｌ ｗｏｒｌｄ，ａｒｅ ｔａｋｉｎｇ ａ ｍｏｒｅ ａｎｄ ｍｏｒｅ ｉｍｐｏｒｔａｎｔ ｐｏｓｉｔｉｏｎ．Ｈｉｇｈｅｒ ｓｐｅｅｄ ａｎｄ ｒｅｓｏｌｕｔｉｏｎ ａｒｅ ｕｒｇｅｎｔｌｙ ｄｅｍａｎｄｅｄ ｆｏｒ ｅｘｐｌｏｓｉｖｅ ｄｅｖｅｌｏｐｅｄ ｃｏｍｐｕｔｅｒｓ ａｎｄ ｗｉｒｅｌｅｓｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ．
非公开学位论文，保密期限内不向外提交和提供服务，解密后提交和服务同公开论文。 论文电子版提交至校图书馆网站：ｈ０１／ｉｎｄｅｘ．ｈｔｍ。 本人承诺：本人的学位论文是在南开大学学习期间创作完成的作品，并已通过论文答辩； 提交的学位论文电子版与纸质本论文的内容一致，如因不同造成不良后果由本人自负。 本人同意遵守上述规定。本授权书签署一式两份，由研究生院和图书馆留存。
南开大学 硕士学位论文 高精度Sigma-Delta调制器的研究与设计 姓名：张松 申请学位级别：硕士 专业：微电子学与固体电子学 指导教师：张小兴
20090601
摘要
摘要
近年来，由于微电子技术的发展，模拟信号处理、数字信号处理都取得了 长足的进步。模数转换器（ＡＤＣ）作为连接模拟世界和数字世界之间的桥梁正 发挥着越来越重要的作用。而且随着计算机、无线通讯等行业的飞速发展，对 ＡＤＣ的速度、精度等性能不断提出了更高的要求。
ｒｅｃｅｎｔ ａｄｖａｎｃｅｓ ｉｎ ＶＬＳｌ ｗｈｉｃｈ ｉｓ ｆｏｃｕｓｅｄ ｔｏｗａｒｄｓ ｒｅａｌｉｚｉｎｇ ｉｎｃｒｅａｓｉｎｇ ｄｅｎｓｉｔｙ，ｓｐｅｅｄ
ａｎｄ ｓｃａｌｅ，ａｎｄ ｒｅｌｅａｓｅ ｔｈｅ ｒｅｑｕｉｒｅｍｅｎｔ Ｏｉｌ ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｍａｔｃｈｉｎｇ ｏｆ ａｎａｌｏｇ ｃｉｒｃｕｉｔｓ．Ｉｔ ｈａｓ ｂｅｃｏｍｅ ｔｈｅ ｐｒｅｖａｉｌｉｎｇ ａｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ ｔｈｅ ｈｏｔ ｔｏｐｉｃ ｉｎ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ
根据《南开大学关于研究生学位论文收藏和利用管理办法》，我校的博士、硕士学位获 得者均须向南开大学提交本人的学位论文纸质本及相应电子版。
本人完全了解南开大学有关研究生学位论文收藏和利用的管理规定。南开大学拥有在 ＜著作权法》规定范围内的学位论文使用权，即：（１）学位获得者必须按规定提交学位论文（包 括纸质印刷本及电子版），学校可以采用影印、缩印或其他复制手段保存研究生学位论文， 并编入《南开大学博硕士学位论文全文数据库》；（２）为教学和科研目的，学校可以将公开 的学位论文作为资料在图书馆等场所提供校内师生阅读，在校园网上提供论文目录检索、文 摘以及论文全文浏览、下载等免费信息服务；（３）根据教育部有关规定，南开大学向教育部 指定单位提交公开的学位论文；（４）学位论文作者授权学校向中国科技信息研究所和中国学 术期刊（光盘）电子出版社提交规定范围的学位论文及其电子版并收入相应学位论文数据库， 通过其相关网站对外进行信息服务。同时本人保留在其他媒体发表论文的权利。
Ｓｉｇｍａ．Ｄｅｌｔａ ＡＤＣｓ，ｉｍｐｌｅｍｅｎｔｅｄ ｗｉｔｈ ｎｏｉｓｅ－ｓｈａｐｉｎｇ ａｎｄ ｏｖｅｒｓａｍｐｌｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｓｉｍｕｌｔａｎｅｏｕｓｌｙ，ａｔｔｅｎｕａｔｅ ｔｈｅ ｉｎ－ｂａｎｄ ｎｏｉｓｅ ｌｅｖｅｌ ａｎｄ ｉｍｐｒｏｖｅ ＳＮＲ（Ｓｉｇｎａｌ．ｔｏ．Ｎｏｉｓｅ Ｒａｔｅ）ｓｉｇｎｉｆｉｃａｎｔｌｙ．Ｓｉｇｍａ－Ｄｅｌｔａ ＡＤＣｓ ｔａｋｅ ｔｈｅ ａｄｖａｎｔａｇｅｓ ｏｆ
Ａｂｓｔｒａｃｔ
Ａ ｂｓｔｒａｃｔ
Ａｌｏｎｇ ｗｉｔｈ ｒａｐｉｄ ｇｒｏｗｔｈ ｉｎ ｔｈｅ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ｆｉｅｌｄ，ａｎａｌｏｇ ａｎｄ ｄｉｇｉｔａｌ
ｐｒｏｃｅｓｓｉｎｇ ａｒｅ ｍａｋｉｎｇ ｇｒｅａｔ ｐｒｏｃｅｓｓ ｒｅｃｅｎｔｌｙ．Ｔｈｅｒｅｆｏｒｅ ａｎａｌｏｇ‘－ｔｏ‘·ｄｉｇｉｔａｌ
淤 全并行
表１．１各种ＡＤ转化器性能比较
两步型
插值 折叠型
本设计采用Ｏ．３５微米标准ＣＭＯＳ工艺，其中ＮＭＯＳ和ＰＭＯＳ晶体管的阈 值电压分别为０．５４伏和．０．４８伏，电源电压为３．３伏，奈奎斯特转换率为３００Ｈｚ， 过采样率为１２８，该调制器可实现动态范围１５０ｄＢ，２４位的转换精度，适合高精 度心电信号处理芯片的使用。
关键词：过采样：ＥＡ调制器：级联结构：运算跨导放大器（ＯＴＡ）；比较器； 开关电容技术；两相非交迭时钟；
ＡＤＣ—ｄｅｓｉｇｎ ｆｉｅｌｄ．
Ｔｈｉｓ ｐａｐｅｒ ｍａｋｅｓ ａ ｒｅｓｅａｒｃｈ ａｎｄ ｓｔｕｄｙ ｏｎ ａ ２４＿ｂｉｔ Ｓｉｇｍａ－Ｄｅｌｔａ ｃｏｎｖｅｒｔｅｒ
ａｐｐｌｉｅｄ ｉｎ ｅｌｅｃｔｒｏｃａｒｄｉｏｇｒａｍ ｐｒｏｃｅｓｓｉｎｇ．Ｔｈｅｏｒｅｔｉｃａｌ ａｎａｌｙｓｉｓ ａｎｄ ａｄｖａｎｔａｇｅｓ ｏｆ
Ｓｉｇｍａ－ＤｅｌｔａＡＤＣ通过采用噪声整形与过采样技术相结合的方式，有效抑制 了信号带内的量化噪声，大幅度提高了输出带内的信噪比。同时，它充分利用 了数字电路规模加大，速度加快和成本下降的发展趋势，降低了传统高精度ＡＤＣ 对模拟电路性能指标和元器件匹配度的苛刻要求。Ｓｉｇｍａ－Ｄｅｌｔａ ＡＤＣ是迄今为止 高精度模数转化器的主流结构，日益成为ＡＤＣ设计领域中的研究热点之一。
ｉｎ ＭＡＳＨ ＡＤＣｓ．Ｔｈｉｓ ｐａｐｅｒ ｐｒｅｓｅｎｔｓ ａ ｓｅｔ ｏｆ ｂｌｏｃｋｓ ｔａｋｉｎｇ ｉｎｔｏ ａｃｃｏｕｎｔ ｏｆ ｔｈｅ ｍｉｓｍａｔｃｈ ｏｆ ｔｈｅ ｃａｓｃａｄｅｄ ｍｏｄｕｌａｔｏｒ ａｎｄ ｎｏｎ－ｉｄｅａｌ ｃｈａｒａｃｔｅｒｓ ｏｆ ｓｗｉｔｃｈｅｄ－ｃａｐａｃｉｔｏｒ
ｂｅｈａｖｉｏｒａ“ｅｖｅｌ ｓｉｍｕｌｍｉｏｎ ｂｙ ＭＡＴＬＡＢ ｓｏｆｔ ａｎｄ ＳＩＭＵＬＩＮＫ Ｔｏｏｌｂｏｘ．
ＩＩ
Ａｂｓｔｒａｃｔ
Ｔｈｅ ｐｒｏｐｏｓｅｄ ｍｏｄｕｌａｔｏｒ ｕｓｅｓ ０．３５ｕｍ ｓｔａｎｄａｒｄ ＣＭＯＳ ｐｒｏｃｅｓｓ，ｔｈｅ ＮＭＯＳ ａｎｄ ＰＭＯＳ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ ｉｓ Ｏ．５４ ｖｏｌｔ ａｎｄ·０．４８ ｖｏｌｔ．ｒｅｓｐｅｃｔｉｖｅｌｙ，ａｎｄ ｔｈｅ ｐｏｗｅｒ ｓｕｐｐｌｙ ｉｓ ３．３ ｖｏｌｔ．Ｔｈｅ Ｎｙｑｕｉｓｔ ｃｏｎｖｅｒｔｅｒ ｒａｔｅ ｉｓ ３００Ｈｚ，ｏｖｅｒｓａｍｐｌｉｎｇ ｒａｔｉｏ ｉｓ １２８．
些原始信号进行数字处理前，必须将这些模拟量变换成其对应的数字信号，然
后送入数字系统进行处理。模数转换器（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ，简称ＡＤＣ） 便是连接现实世界中的模拟信号和数字信号处理器的接口。随着ＤＳＰ技术的迅
猛发展，越来越多的模拟信号被转换为数字信号进行处理，所以，模数转换器
Ｔｈｅ ｐｒｏｐｏｓｅｄ ｍｏｄｕｌａｔｏｒ Ｃａｎ ｏｂｔａｉｎ １ ５０ｄＢ ｄｙｎａｍｉｃ ｒａｎｇｅ，２４ ｂｉｔｓ ｃｏｎｖｅｒｔｅｒ ｒｅｓｏｌｕｔｉｏｎ，ａｎｄ ｆｉｔｓ ｆｏｒ ｈｉｇｈ－ｒｅｓｏｌｕｔｉｏｎ，ｅｌｅｃｔｒｏｃａｒｄｉｏｇｒａｍ ｐｒｏｃｅｓｓｉｎｇ ａｐｐｌｉｃａｔｉｏｎ．
ｉｎｔｅｇｒａｔｏｒ．Ｔｈｅ ｆｏｕｒ－ｏｒｄｅｒ ｍｏｄｕｌａｔｏｒ ｈａｓ ａ ２—１—１ ｃａｓｃａｄｅｄ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｍｕｌｔｉ—ｂｉｔ
ｑｕａｎｔｉｚｅｒ ｃｏｍｂｉｎｅｄ ｗｉｔｈ ｓｉｎｇｌｅ．ｂｉｔ ｆｅｅｄｂａｃｋ ａｔ ｔｈｅ ｅｎｄ ｏｆ ｔｈｅ ｆｉｒｓｔ ｓｔａｇｅ，ｔｈｅ ｍｏｄｕｌａｔｏｒ ｉｓ ｉｍｐｌｅｍｅｎｔｅｄ ｗｉｔｈ ｆｕｌｌｙ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｗｉｔｃｈｅｄ—ｃａｐａｃｉｔｏｒ ｃｉｒｃｕｉｔｓ．Ａｎｄ ｔｈｅｎ， ｔｈｅ ｄｉｓｃｕｓｓｉｏｎ ｗｉｌｌ ｂｅｇｉｎ ｂｙ ｅｘｐｌｏｒｉｎｇ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｖａｒｉｏｕｓ ｃｉｒｃｕｉｔ ｂｌｏｃｋｓ ｉｎ ｔｈｅ ｍｏｄｕｌａｔｏｒ ｉｎ ｍｏｒｅ ｄｅｔａｉｌ，ｉ．ｅ．，ＯＴＡ，ｓｗｉｔｃｈｅｄ—ｃａｐａｃｉｔｏｒ ｉｎｔｅｇｒａｔｏｒ，ｑｕａｎｔｉｚｅｒ， ｔｗｏ．ｐｈａｓｅ ｎｏｎ，ｏｖｅｒｌａｐｐｉｎｇ ｃｌｏｃｋ ｓｉｇｎａｌ，ｅｔｃ．，ａｔ ｔｈｅ ｓａｍｅ ｔｉｍｅ，ｔｈｅｓｅ ｃｉｒｃｕｉｔｓ ｗｉｌｌ ｂｅ ｓｉｍｕｌａｔｅｄ ｉｎ Ｓｐｅｃｔｒｅ．Ａｔ ｔｈｅ ｓａｍｅ ｔｉｍｅ，ｔｈｅ ｗｈｏｌｅ ｃａｓｃａｄｅｄ ｍｏｄｕｌａｔｏｒ ｗｉｌｌ ｄｏ
作者暨授权人签字：
２０
年
月
日
南开大学研究生学位论文作者信息
注：本授权书适用我校授予的所有博士、硕士的学位论文。由作者填写（一式两份）签字后交校图书 馆，非公开学位论文须附《南开大学研究生申请非公开学位论文审批表》。